W-CDMA和TD-SCDMA基站设计面临的挑战

引言
3G技术对于移动通信产业的变革是至关重要的，它正迅速改变着无线通信的面貌。同时，它也使得移动通信产业面临重大的技术、资金和商业运营等方面的挑战。只有通过降低通话费用，同时显著提高数据通信的效率，移动通信产业才能够顺利完成这一转变。
亚洲在高速数据应用方面走在了前面，中国被认为是世界上最大的和最重要的无线应用市场。在中国，多种标准的使用促成了新的IP产生和研究工作的创新。但是，相关部门必须应对目前的基站开发成本，以及未来基站对持续增加的需求的升级问题。
在2G时代被证明成功的商业模式正在面临威胁，WCDMA和其它3G技术(例如TD-SCDMA)都非常复杂，这使得工程师在设计开发和部署方面面临巨大的困难。它要求设计不只是符合标准，而且能够在各种实际环境条件下正常工作。
同时，3G要获得成功，设计和开发周期必须显著的缩短，开发过程的成本必须显著减少。而要做到这些有必要引入“软件定义基站”的新理念—新的改进和性能的提高通过简单的代码下载来完成。目前，那些带有新型处理器体系结构的设备通过性价比成数量级的提高，使其成为了可能。

基站设计面临的挑战
典型基站的组成及其实现方法如图1所示。
在W-CDMA或TD-SCDMA基站中，提供期望的活跃信道数所需要的处理单元数量要受很多因素的影响。这包括基站本身的类型：微微蜂窝、微蜂窝还是广域宏蜂窝，以及工程设计团队对恶劣环境条件处理和业务模式处理实现方式的选择。这些考虑将极大影响每一路信道的成本。
尽管W-CDMA的设计和部署经验已经表明什么地方需要部署计算单元。但继续的研发工作将会再一次改变这种估计，特别是对新的更先进的TD-SCDMA标准。当实现者对提供实际环境下成本最有效的解决方案进行设计权衡时，会再次体会这种估计的变化。
基站关键部分的讨论将看出设计者面临的挑战。在Release 99 W-CDMA 或Release 4 TD-SCDMA基站中，接收路径代表了基站设计最复杂的部分，因为接收子系统需要能够处理一套复杂的交互，以便有效的解码输入信号。尽管如此，对后来的3GPP标准，例如Release 5版本，由于它提供了更高的下载速度，因而发送路径的复杂性进一步增加。而且随后的3GPP标准 Release 6中增大的上行数据速率将使接收路径更加紧张。这些变化预示着设备供应商产品的灵活性将扮演一个重要的角色。

图1典型基站组成及其实现方法

图2 采用picoArray 实现HSDPPA的系统框图

耙状接收机
即使是确定的标准，设计的灵活性仍是设计的重要部分，因为实现方法的选择将极大的影响网络的性能。对基站的接收路径来说，一个最重要的部分是耙状接收机，而它有多种实现的选择。耙状接收机的算法在结构上比较简单，但是实现较复杂，尤其在一个多天线系统中还需要精确的计算。
耙状接收机用来改进接收性能。在W-CDMA或者TD-SCDMA系统中，每一个移动终端发送信号的扩频码使它能够合成包含在回波中的信息。基站使用多少个回波来增强信号是实现的选择，这要基于耙状接收机算法使用的耙指的数目。基站的耙状接收机包含的耙指一般是3~8个。
事实上，回波能量的90%能够通过使用3或4个耙指收集。是否使用更多的耙指将依赖于具体的环境。在微微蜂窝中，移动终端离基站很近，可能需要不超过2个耙指。可对于较大的蜂窝基站来说将有更多可分辨的回波，为合成更好的聚合信号，使用更多的耙指是有益的。
然而，在基站接收路径设计中的其他因素可能会抵消使用多个耙指的好处。由耙指管理器控制的跟踪系统在决定耙指接收机的效能方面扮演了关键的角色。跟踪器设计用来观察现有的信号路径随着时间的变化情况。它计算出每一个回波的时延，而每一个回波由一个耙指进行处理。一些基于ASIC的设计使用brute-force算法试图在一定的延迟范围内使信号具有相关性。而另外一些则使用启发式算法和相关运算结合的方法来发现路径。
一个相关的功能是搜索器，它用来识别已经消失的和新出现的路径。搜索器和跟踪系统都由靶指管理器管理，但是彼此独立工作。当然，在基站设计中可能会为了支持复杂搜索器的设计，而完全省略跟踪系统。
功率控制策略
内环功率控制也是设计时需要解决的潜在难题。功率控制子系统响应越快，每一个信道的接收信号质量就越好。然而，更快的处理意味着需要更大的处理能力，因此必须对二者进行权衡。但是这种权衡如何影响实际的性能，只有在现场测试中才能看到。
功率控制是必要的，因为它有助于减少蜂窝中移动终端间的干扰。然而，由于需要考虑到诸如数据速率、服务类型和服务参数质量等方面的因素，从而使功率控制算法变得非常复杂。
功率控制策略基于每一个时隙的循环周期，给出的时隙更新最大循环频率是1600Hz。初看起来，这似乎是一个不需要高速处理的低更新频率。然而，有一个严格的响应时间约束，从接收基站信息到提供反馈到每一个移动终端的最大时延大约只有600ms。如果错过了这个时间期限，下一个时隙的信息就可能会丢失。而且，如果基站的响应速度不够快，使用基于时隙的功率控制系统时，移动终端就可能因为移动太快而不能被充分监控。尽管这个循环过程能够在DSP上实现，但反应时间的约束意味着专用功能模块的支持也非常必要。
内存容量的权衡
在3G系统中，大量反馈环路和接口需要使用缓冲区来平滑每一种算法之间的时间差异。在系统中调度迟延比较大的部分时，缓冲区的容量往往也要求很大。例如：在ASIC和DSP接口之间的缓冲区大小，需要设定为能够应付最坏情况下的调度延迟(如几十毫秒)，此时缓冲区的大小很容易增长到几兆字节。而要想能够保证比较少的调度响应时间，缓冲区中内存的数量则需相应减少。

TD-SCDMA的优势
TD-SCDMA标准的开发引入了很多额外的技术改进，虽然这使得基站的设计更加复杂化，但是它克服了蜂窝之间干扰和蜂窝内干扰的影响问题——一个所有CDMA技术都遇到的问题。这些技术包括智能天线、联合检测和动态信道分配。
智能天线减少了多用户间的干扰，并使得蜂窝间的干扰降到最低。但这个技术需要很高的计算能力，通常需要接收路径支持8个天线信道，同时支持高精度的定点数学运算功能。
联合检测要求接收器同时估计所有信号的无线信道。通过并行处理单独的数据流，联合检测能够显著的减少多接入干扰和最小化蜂窝间的干扰。动态信道分配建立在这样的技术之上，即允许基站根据干扰情形分配无线资源，从而使蜂窝内的干扰减到最小。
对于网络运营商，TD-SCDMA能够带来资本支出的大大缩减。例如，该技术带来的好处之一是减少了由蜂窝间干扰引起的“cell-breathing”效应。

设备制造商面临的挑战
由于运营商在同一个网络中可以自由的部署W-CDMA和TD-SCDMA基站，以在每一个位置发挥两种不同特性技术的优势，所以设备制造商将不得不支持两种类型技术的设计。这就需要在硬件结构上有很大的灵活性，而使用传统的基于DSP和FPGA混合的体系结构将很难达到。
在Release 99 W-CDMA 基站设计或Release 4 TD-SCDMA的实现中，发送路径比接收路径要稍微简单些。这时需要的大部分处理是编码和整形算法，而不需要接收路径的复杂检测和解码算法。尽管如此，3G标准的发展仍将带来基站设计复杂程度的大大提高。
如同在接收路径一样，基站发送路径符号速率部分必须处理的各种类型的通信流量将需要不同的缓冲区、成帧和纠错码类型。尽管需要的处理比接收路径简单一些，但也需要很好的规划，以保证系统能够处理更大范围的通信流量类型，而不是过分依赖专用DSP指令集的能力。
HSDPA提高基站
部署的复杂度
随着高速下行链路分组接入(HSDPA)的引入，形势变得更加复杂。这个协议将支持3G发展成为一种可以允许低成本部署高速因特网接入服务的媒介，它将会呈现出一个比话音和数据通信更加不对称的视图(profile)。
在HSDPA条件下，针对更高速的IP流量，需要很多关键的改变来优化无线接口和分组结构。更高的用户数据速率通过采用更高级的调制方案—基于正交幅度调制(QAM)，并包含一个基于Turbo 码的自适应编码方案来实现。而且，将由Node B 基站负责调度的决定，而这以前是由无线网络控制器(RNC)完成的。
Release 99 W-CDMA系统和与之对等的TD-SCDMA系统通常通过专用的传输信道传送用户数据，而HSDPA引入了一个新的传输信道类型——高速下行链路共享信道(HS-DSCH)。此信道的编码速率(以每一个用户为单位)不仅可以变化，而且在接收条件不好的情况下，调制方式也随着变化，可以从高速的16QAM调制恢复到低速QPSK方式。不管是对信号质量好的用户(典型的如靠近基站)还是处于蜂窝边缘的、以较低的编码速率接收数据的远端用户，连接的自适应性都能确保用户获得尽可能高的数据速率。
调度功能的一个重要和基本的变化是从RNC转变到Node B 基站本身。这将允许使用快速调度算法，但是用户在衰落的环境下基于信道质量估计传送数据，与用户在较差的接收条件下使用传统的用户优先级或轮转(round-robin)调度方案传送数据相比，前者将会提高误码率的风险。
同时还需要很多的反馈环路来高效的实现HSDPA，并且尽可能的提供给用户最好的数据速率。例如，共享信道独立帧进行调制和编码选择时需要的响应时间只有2ms，而在Release 99共享信道规范中功率控制的典型时间间隔是10ms(甚至80ms)。充分利用快速调度能力的算法要比现有的利用RNC软件实现算法更加复杂，但是这些判断必须在1ms内完成。
当发生连接错误时，数据包要能够在移动终端的请求下快速重传。在现有的WCDMA网络中，这些请求由RNC来处理。而在快速调度策略中，HSDPA通过处理Node B 的请求来提供更好的响应。针对HSDPA开发的混合自动重传(HARQ)协议已允许中断和破坏的分组进行有效的重传。除了快速重传技术，还使用了很多其它技术来确保移动终端更好的正确接收数据。如对高速的用户，使用简单的跟踪合成技术，这只是简单的重复分组。而对于低速的用户，要使用增加的冗余技术。在这种方案中，通过传送奇偶校验位允许移动终端从第一次传输和随后的重传分组中合成信息。
以上设计方案将使得调度器和重传管理器需要很大的缓冲区来容纳需要重发的所有数据包。这些功能在早期没有提供，现在要支持高速的HSDPA功能，必须设计出支持这些功能的硬件。
设计一种在实验室环境以及人工产生衰落信道条件下的调度算法是相对简单的，但是影响实际系统的环境因素还有很多。同时那些终端设备自身性能也在提高。HSDPA对响应时间的要求意味着设计本身要对变化中的衰落信道条件和分组分发速度作出不同的反应。其实类似的问题在因特网的早期已可以看到：协议栈不同层之间的交互作用导致了比期望值差的低效率的带宽应用。为此开发了很多技术来克服这个问题，并插入到终端设备和通信系统中，以使性能恢复到期望的水平上。
如果调度器不对以上问题作出反应，运营商将会看到一些高速用户因为带宽不足而不能进行高速的数据传送，而另外一些低速系统用户却耗用了太多的HS-DSCH带宽。从而将会降低基站单位时间内的效率。一个智能的调度器，应该能够观察信道和终端条件的变化，调度终端接收尽可能高的数据分组，从而提高系统能够达到的整体性能。
目前基站体系结构的困境
除了调度算法设计的改进，很多情况下，还需要在一天的不同时段或者针对不同位置类型(例如机场候机厅)，使用不同的调度策略。最大灵活性的体系结构将是有效HSDPA实现的关键。
对于遵从HSDPA规范的基站来说，处理粒度是其高效运行的一个重要考虑因素。基于若干个高性能DSP设计的系统往往需要较大的缓存，为了减少任务间切换的开销，设计者倾向于一次性对大量的数据进行处理。然而，这种粗粒度的任务调度方法，对于需要低时延的工作调度，是一种不太适合的算法。
目前，大多数基站在基带处理上使用DSP软件和FPGA硬件结合的策略。DSP软件方法在早期的基站设计中可能是好的选择，但是对于处理量可能是过去100倍的情况，DSP主机的外围硬件加速器却是基本的要素，它补偿了DSP处理能力的不足。
尽管提供专用的处理能力时倾向于使用ASIC芯片，但3G标准的快速发展加上宽范围的实现选择，驱使硬件开发向灵活性方面发展。这主要是因为开发成本螺旋式的提高，规范在不断变化，同时还要满足不同特性的需要。
在目前的硅技术条件下，开发一个针对基站的复杂ASIC，通常需要一个很大的开发团队、大于1亿美金的开发成本和36个月的设计周期。如果出现设计问题，设备的重新设计将增加成本和验证时间，这无疑将增大产品的上市时间和减少预期的投资回报(ROI)。这在某些市场上也许关系不大，但是对W-CDMA或者TD-SCDMA这样的快速发展领域，开发时间很显然是需要关注的。当然，ASIC的开发周期时间长一些也是合乎实际的。
另一方面，FPGA应用了硅技术的增强性能，达到了百万门级的密度和每秒G bit的接口速度，因此可以使高端设备达到芯片级的处理速度。FPGA的诱人之处是它能够让工程师进行桌面的再编程，设计流程和ASIC很相似，比如使用Verilog 的高级语言和综合工具等。尽管FPGA在密度方面的提高速度比ASIC更快，这主要是由于专用模块使用的增长(乘法器、处理器等)。但FPGA传统上是通用的器件，这意味着在对特定功能进行优化的权衡时，它们提供的逻辑门级的粒度对于有效和快速的实现复杂任务是不适合的。
通用目的的DSP软件满足了设计的灵活性，但是不能够满足这些系统需要的全速处理能力，其处理能力只能按照摩尔定律上升，而不是按照系统的需求上升。此外，传统上通过提高时钟速率来增加处理能力的方法也会带来功耗的不断增加。目前在高端设备中往往通过使用指令级并行算法进行补充，采用超长指令字(VLIW)来实现，例如TI公司C6xxx 或者ADI公司TigerSHARC处理器。为了达到这些性能，采用了复杂的流水线和多指令执行单元，要开发它们需要一个复杂的编译器。尽管现在的DSP编译器比过去要高效得多，并声称允许大部分的编程工作通过C语言来编写，但还是有些性能的影响。而且一些关键的任务仍然需要用汇编语言，实际上在这样复杂的设备上生成汇编代码是很困难的。即使在1GHz 以上的时钟速率下，其性能仍不能够替代FPGA或者ASIC，并且还会产生相当大的功耗。
在一个3G基站中，保证通信系统中的任务和计算元素的粒度相匹配是很重要的，这需要在通用FPGA的精细粒度和增强型DSP的“大块”处理之间进行权衡。通常，有两种截然不同的操作级别。第一种是数据流，其操作是有规则和可预测的(不管是流数据还是数据块)，处理也非常快(如在接收和发送路径的芯片级速率的处理)。它需要很多数据一起处理，内部连接的快速排列和可确定性对这种类型来说非常重要。通过在算法内和跨越多个实例方面大量采用并行处理，它更好的适合了FPGA体系结构。
第二种是控制，它们分散在整个系统中，必须用多个独立的模块进行处理。通常这些任务单个都很简单，但也可能聚集在一起。这些代码是串行的，针对特定的情况和模式需要支持很多不同的选择和切换。这通常适合于面向DSP方法的处理。
一个未引起足够重视的问题是，事实上3G基站中DSP和FPGA的交互作用是非常复杂的，因为处理资源被分布在多个信道中。当处理资源的争夺加剧时，很重要的一点是保证系统不中断或丢失数据，因而要做出仲裁是很难的。这将导致每一次中断或争夺情形发生时，验证数据的完整性都非常困难，通常需要耗费几个月的详尽测试。
此外，基带处理算法不能很好的映射到典型的DSP和FPGA的混合结构。问题的根本在于不同类型设备支持的数据处理和控制方案是不平衡的，这限制了设备之间的通信。将不同的设备控制、通信和数据处理的需求结合在一起是非常复杂的，需要很大的软件开销去管理待处理资源的调度，并在争夺资源加剧时进行有效的仲裁。
对系统开发人员的挑战是当争夺资源的情况发生时，比如一个新的用户进入蜂窝系统，需要带宽进行高速数据呼叫服务时，系统要保证在提供附加需求的同时，不会丢失和损坏信息。如果在任何给定时间的资源可用性不能得到保证，则系统的验证处理需要对每一种装载情形进行详尽的测试。

picoArray提供并行、
可编程特性
详尽的测试非常的复杂和耗时。而且，再多的实际测试也不能保证对每一种情形都能实现特定的性能。因此，在使用加速器和DSP协处理器提高单个设备的性能时，对于每一种可能的载入情形，保证处理资源的可用性仍是一个存在的问题。在所有不同的设计环境下，很难验证系统工作是否良好，只好在建造实际系统之后，再去花费数百万美元的投资进行现场测试和验证。当然在系统建造之前，对设计目标进行详尽的审查，进行适当的硬件和软件功能定位，将在一定程度上减少测试和验证的时间，并提高最终系统的质量。
但更好的方法是能够体现任务本身的并行、灵活特性。picoArray 体系结构使用简捷的手段将两种方法集成到一个单独的、统一的工具集中。每一个要素都可以用C语言或汇编语言进行编程，而描述硬件本身的并行处理、内部处理器互连和定时功能则使用硬件描述语言。这种方法允许算法被有效的划分，并映射到特定的高一级处理要素中。同时，它还允许使用新的或现有的C代码来增加功能，优化代码重用，并使用现有的编程技巧进行快速的原型开发。采用PicoArray实现HSDPA的系统如图2所示。
相同的开发方式
降低产品集成风险
picoArray方案对系统内的数据路径和控制功能使用相同的开发方式。因此，相同的picoArray开发环境避免了产品集成带来的风险。在考虑换代产品的设计时，更应关注这一特点，尤其是当产品的版本移植需要跨越不同的体系结构进行重新构造、重新集成和协同开发时，其风险和费用就会大大增加。而当使用一个像picoArray的统一设计环境时，编码和体系结构可以从一代移植到下一代，不需要做太多的工作和重复的协同开发。
独特的体系结构提高可控制度
体系结构的粒度/可伸缩性意味着任务可以被分解成可管理的“块”，它可以静态的映射到离散的要素中。不只是由于这些要素可以独立的测试和验证，而且因为它们是静态的，其相互影响是可以控制的，所以整个的验证是可以信赖的。
在HSDPA升级到3G过程中，精细颗粒的控制对于实现诸如快速调度、每用户编码和自适应调制功能是必需的。大量的处理要素，使得以每个用户和每一功能为基础来分配处理和缓冲区资源成为可能。例如，一个处理器可能为一个仅仅运行先进调度算法的处理器核对信息。这意味着允许一个处理器一直执行调度判断处理，与在一个通用处理器或DSP上调度和其它任务共享的系统相比，这将产生更低的时延。
picoArray的确定性体系结构消除了下级组织的调度和仲裁，所以系统的载入完全是固定的，而不必采用统计复用的策略使用处理资源。在处理器内部(没有互相锁定的中断和复杂的流水线)和处理器之间(确定的内部互连)，这种策略都是正确的。以上列举的特征简化了系统建立之前的验证和测试，在编译时，性能就能确定并被固定下来，而传统的复杂DSP其性能只有在运行时才能确定。因此，picoArray使设计者能够从确定性的仿真中(而不是统计)精确的预测最终的性能。
同时，一个灵活的、基于软件的设计对未来3G服务的改进也是至关重要的。HSDPA是一个不平衡的系统，下行链路的最大速率为14Mbit/s，上行速率为2Mbit/s。如果信息确认的速度很慢，TCP会很容易“上行链路阻塞”，从而将降低下行链路的速率。3GPP规范的Release 6将通过引入高速上行链路分组访问(HSUPA)做出调整。从而允许用户在发送大的文件和邮件时，利用较低延迟的快速上行链路。即使调制方式没有发生变化，这也将反过来提高链路效率以及有效的吞吐量。

结语
在Node B 设计中，HSUPA的需求更加迫切，这意味着电子学处理将应付更加复杂的解码环境，同样的HSDPA需要更多的终端进行解码。而且HSUPA意味着更多的控制功能从RNC移到了Node B 。
更高的数据服务使得运营商比使用基于Release 99规范设备的WCDMA网络，实现了明显更高的每用户平均收入(ARPU)。但是，Release 5和6的变化使得设计者必须关注实现问题，它将突破很多现有的设计。运营商期望的一种体系结构是，能够针对不同区域调整Node B设计并使数据速率最大化，从而随着高速无线数据接入业务的增长，实现更快的资金回报和看到更高的ARPU收益。一个统一的、高性能的、基于软件的结构出现，使得支持在W-CDMA和TD-SCDMA环境下增加协议变得非常容易。
而且，多语言Node B 的应用将在运营和财政上提供好处。此技术将使系统性能得到提高，所有新的服务组合起来将极大地提高运营商和制造商的投资回报。同时，这种新的软件定义基站技术通过降低材料价格减少了制造成本，去除了昂贵的系统升级和老化费用，进而显著的降低了运营成本。■