IS-95 CDMA手机射频前端频率合成器的设计

摘要：本文针对IS-95CDMA手机射频前端频率合成器频率间隔小，分频比大，频率稳定度高等要求，提出了解决方案。文中讨论了环路滤波器的设计，对相位噪声和锁定时间进行分析，最后得到了与分析符合的较好的结果。
关键词：CDMA手机；射频前端；频率合成器；相位噪声

引言

随着移动通信技术的发展，CDMA作为新一代的工作制式正得到广泛的研究，CDMA以及W-CDMA手机的研制开发成为国内外各大手机厂商的近远期目标，在有些国家和地区(如美国、韩国)，CDMA手机早已投入商用市场。作为CDMA手机射频前端上下变频部分的本振源，频率合成器(Frequency Synthesizer)起着非常重要的作用。在CDMA移动台规范标准IS-95A和IS-98A中，要求双模手机(AMPS&CDMA)的频率间隔为30kHz，这就使得频率合成器具有很大的分频比(可达30000以上)，如何满足在分频比很大情况下的带内相位噪声要求就成为需要解决的问题。另外，还要考虑高阶环路的设计、锁定时间和电路简单性等问题。本文针对这一课题进行分析与设计，提出了解决方案，得到了较好的结果。

锁相环频率合成器的原理与设计

锁相环的基本原理和基本公式
对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性，将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。一个典型的频率合成器原理框图如图1所示。设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式：

其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。

图1锁相环频率合成器的原理框图

随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。下面对锁相环同步状态下的线性性能进行分析。

锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ′o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：
(1)闭环传递函数：


(2)开环传递函数：

其中G(s)=KPDKVCOF(s)/s称做前向传递函数；H(s)=1/N称做后向传递函数；KPD为鉴相器的鉴相增益；
KVCO为VCO的压控灵敏度；F(s)为环路滤波器的传递函数。

锁相环的设计
(1)鉴相器
在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。它具有以下特点：
①环路的相位锁定性能具有理想二阶环的特性。
②输出纹波小。
③具有鉴频鉴相的功能，鉴相范围宽，捕捉带等于同步带。
④便于集成，调整方便，性能可靠。
(2)环路滤波器

环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。具体电路如图2所示。

图2无源三阶环路滤波器

该滤波器是由C1、C2、R2组成的二阶滤波器和R3、C3组成的辅助滤波器所合成，可以将电流泵鉴相器输出的鉴相电流转换成控制电压。辅助滤波器的作用是抑制鉴相频率的输出纹波，而对整个滤波器的极点没有影响，所以在推算环路方程时，可以不做考虑。

C1、C2、R2组成的二阶滤波器的阻抗为：

代入公式(2)，求得环路的闭环传递函数为


该环路为三阶环路，在工程上可以进行近似，当满足C1
这一传递函数与采用理想积分滤波器的环路闭环传递函数完全相同，所以，采用该滤波器的环路可以近似等效为理想积分二阶环路。因此可以写出环路的固有频率和阻尼系数分别为：


辅助滤波器的选取以不影响环路带宽和截止频率要低于鉴相频率为度，但应注意C3实际上包含了VCO变容管的并联电容，所以实际的C3值要小于理论值。

环路中相位噪声和锁定时间的分析

在通信接收机中，频率合成器的相位噪声是影响接收机性能的因素之一。由射频前端频率合成器的相位噪声引起的倒易混频会导致信噪比变差，在进行频率合成器设计时就要考虑使相位噪声达到电路指标，消除因相位噪声变差带来的影响。

带内噪声的分析
在一般情况下，环路的带内相位噪声由鉴相器、分频器和晶振的噪声决定，而带外相位噪声主要由VCO决定。假设
SXO(f)为晶振的相位噪声功率谱密度
SRD(f)为R分频器的触发噪声功率谱密度
SPD(f)为鉴相器的噪声功率谱密度
SVCO(f)为VCO的相位噪声贡献
SND(f)为N分频器的触发噪声功率谱密度
由鉴相器、分频器、晶振和VCO产生的噪声及其传递函数如表1所示：
表1环路中的噪声源及其传递函数


噪声源传递函数
对于晶振参考源、R分频器、鉴相器、N分频器的相位噪声来说，其传递函数为低通形式，而对VCO而言，其相位噪声的传递函数为高通形式。环路总的输出相位噪声就是噪声源相位噪声与它们各自传递函数乘积的迭加。
在f≤fn时，

当N很大时，带内噪声将会恶化很多。因此在选择PLL芯片时就要考虑噪声本底好的器件，比如美国国家半导体公司的LMX23XX系列PLL芯片，其噪声本底可达-210dBc/Hz以上。根据下面公式，可以得到带内噪声的理论值：

另外，环路带宽的选择对环路带内噪声的影响也很大，若环路带宽选得过窄，VCO的带内噪声贡献将不可忽略。但如果选得过宽，就会引起带外噪声的恶化，而且也不利于鉴相频率纹波的滤除。所以在实际中为了取得最佳的相位噪声效果，常常选择带内鉴相本底在VCO输出端的相噪贡献与VCO本身相噪交点处的频率作为环路带宽。

带外噪声的分析
根据IS-98CDMA移动台标准中关于900kHz单音干扰的要求以及整个接收机电路的指标，可以求得对频率合成器带外噪声的要求是小于-13dBc/Hz@900kHz。在900kHz的偏频上，带外噪声是由VCO决定的，可以说这一指标考核的是VCO的性能。已经有公司针对这一指标要求，开发出适合窄带CDMA移动台的单片集成VCO，可以达到要求。应当注意的是，由于VCO要求在二点几伏的范围内有45MHz的变化范围，其压控灵敏度高达二十几MHz/V，因此作用在VCO调谐线上的微小电压扰动都会引起VCO输出噪声的恶化。在实际电路中为减小此类噪声，环路滤波器中的电容最好用噪声小的聚酯薄膜电容，电阻应采用金属膜或碳膜电阻。

锁定时间的考虑
锁定时间对于移动台频率合成器而言也是非常重要的指标。移动台在时隙状态(slottedmode)下会每隔一段时间上电检测接收通道是否有信号，这就要求各部件能迅速进入工作状态，对于频合来说就是能够迅速准确地锁定。环路的锁定时间主要由环路带宽决定，与环路带宽成反比关系，带宽越大，锁定时间越短。可以根据下面公式进行计算：

电路的测试与结果

通过对电路的连接调试，得到当环路带宽为3kHz时，带内相位噪声可以达到-76dBc/Hz@1kHz，与理论值基本相同。由此可以说明带内噪声主要由鉴相器和分频器的相位噪声本底产生，晶振的相位噪声由于总分频比N/R不大，所以对带内噪声基本没有影响。带外噪声由VCO决定，在偏频900kHz处为-139dBc/Hz，能够满足系统要求。由于辅助滤波器的作用，基本看不到鉴相频率的纹波。而此时环路的锁定时间为750μs，符合电路要求。

结束语

从电路结构上看，本电路所采用的三阶环路形式捕捉带宽大，锁定时间短，通电及改变指令后能迅速锁定，按照本文提出的环路设计公式，可以得到符合要求的结果，而且电路形式简单，很适合在手机中作为频率合成器的电路形式应用。

CDMA手机；射频前端；频率合成器；相位噪声