数字射频存储器用DAC 静态参数的表征与测试

摘要: 分析并讨论了应用于相位体制数字射频存储器的DAC 静态参数的表征方法. 提出用时间非线性( TDNL 和TINL) 、幅度非线性(ADNL 和AINL) 以及相位非线性( PNL) 来全面描述相位体制DAC 的静态性能. 仿真结果证明上述静态参数对DAC 的频域性能有着显著影响,用它们表征相位体制DAC 的静态性能是必要且可行的. 采用上述方法对利用标准75mm GaAs MESFET 全离子注入工艺流片得到的3bit 相位体制DAC 进行了低频静态测试,其静态参数优异,性能良好.

关键词: 静态参数; 数模转换器; 非线性; 表征

1 　引言

相位体制数模转换器(DAC) 的作用是将含有相位信息的数字码转换为具有特定相位的模拟信号,而对输出模拟信号的具体幅度没有严格要求. 由于它的转换对象是相位量,并且易于实现,得到的信号频谱在理想情况下最大谐波位于7 次谐波,十分方便系统的后续处理,所以被广泛应用于相位体制的数字射频存储器(DRFM) 等系统中. 但是,这种相位体制DAC 的评价测试方法尚不完善,未成体系. 本文依据传统的幅度DAC 的参数分析方法结合相位DAC 的特点,分析并提出一套能够真实、有效反映相位体制DAC 性能的静态参数,并以3bit单片相位体制DAC 为实例统计其静态参数,结果表明其静态性能优异.

2 　电路原理分析

利用南京电子器件研究所75mm GaAs 工艺线标准MESFET 离子注入工艺设计并流片得到3bit相位体制DAC. 该相位体制DAC 能够从4 路数字信号重构出2 路正交的正弦波信号. 芯片形貌照片如图1 所示,电路尺寸为0.8mm ×0.8mm ,各功能模块已经在图中标示.

图1 　3bit 相位体制DAC 芯片照片

在分析静态参数时,可以如同幅度DAC 一样根据输入码流的时序直流扫描电路输入端,观察电路输出端的直流电位变化. 同样,为方便起见,通常也可以直接输入低频信号,用示波器观察其输出波形,而后统计分析其静态参数. 测试时需要送入4 路占空比1 ∶1 的方波信号,每相邻2 路信号之间各延迟1/ 8 周期. 输入信号时序如图2 所示, 重构50kHz 正弦波输出信号如图3 所示. 图中时基为4μs/ div ,幅度基为100mV/ div ,均在50Ω 负载下测试.

图2 　3bit 相位体制DAC 输入信号时序


图3 　50kHz 正弦波重构输出

静态参数测试的目的即是为了能从上述波形中快速、有效地得到可反映电路静态性能的参数.

3 　静态参数分析

对于3bit 相位体制DAC ,为了得到理想的谐波性能,需要控制输出信号的阶跃幅度比例为(1.414-1) ∶1 (实际近似为3 ∶7) ,此时输出正弦波信号的最大谐波理论上在7 次谐波,幅度为- 16.7dBc ,没有2 次谐波,3 次谐波幅度为- 57dBc. 这样的谐波性能十分方便以后的信号处理. 从图3 可以看出,两路正交的输出信号除相位以外其他各参数都相同,且都具有上述的幅度阶跃比例. 相位体制DAC 输出信号的电压台阶幅度变化以及台阶的时序都决定信号的频域特性. 根据相位体制DAC 工作的特点,在时序上,每一次的幅度阶跃持续时间都对应1/ 8周期的相位间隔,因此理想情况下是均匀分布的. 在电平上,阶跃幅度的比例是固定的. 因此,类似于传统的幅度DAC,结合上述相位体制DAC 的工作特点,可以从时序以及阶跃幅度两个方面用线性度参数来描述实际的相位体制DAC 的工作情况,并以此评判相位体制DAC 的静态性能,并可间接判断其频域性能. 实际的相位体制DAC 由于设计、布局不理想及制造工艺的偏差常常会使其输出在上述两方面出现偏差. 图4 是3bit 相位体制DAC 的理想转移曲线和实际转移曲线.

图4 　相位体制DAC 的理想转移曲线(实线) 和实际转移曲线(虚线)

在时间域,如同幅度DAC ,可定义时域微分非线性( TDNL) 参数来描述相位体制DAC 在时间上每个均匀的相位态反映在输出正弦波的每个阶跃是否均匀;定义时域积分非线性( TINL) 参数来描述相位体制DAC 实际输出正弦波每个阶跃翻转的时间点偏离理想输出的程度. 同样,在幅度域,可定义幅度微分非线性(ADNL) 参数来描述相位体制DAC输出正弦波信号的每个台阶幅度偏离理想台阶幅度的程度;定义幅度积分非线性(AINL) 参数来描述相位体制DAC 实际输出正弦波的每个相位态对应的电平值偏离理想电平值的程度. 其中, TDNL 和TINL 可用相对于单个相位码时间段(最低有效位,对于3bitDAC 为1/ 8 周期) 的比例来衡量. 由于相位体制DAC 输出信号幅度阶跃的不均匀,所以实际统计时需要将台阶高度的偏差与对应理想值归一化后再进行统计.

如图4 所示,假定输出信号某个相位码对应的实际持续时间为T′( i) , 发生码翻转的前一时刻为t′( i) ,理想情况下的对应持续时间为T ,码翻转的时刻为t ( i) , 则在该相位码下的时间域DNL 和INL分别为:

式中　i = 1 , 2 , ., 8 , t′(0) = 0 , 为时间起点. TDNL和TINL 为归一化数值,单位LSB 即为相位码元周期T.
　
同样假定输出信号某个相位码对应的实际幅度阶跃为A′( i) ,实际电平值为a′( i) ,理想情况下对应的幅度阶跃为A ( i) ,电平值为a ( i) , 则在该相位码下的幅度域DNL 和INL 为:


式中　i = 1 ,2 , .,8. ADNL 和AINL 为相对各自阶跃幅度的归一化数值,单位LSB ,表示该相位码下的幅度偏离理想的程度.

由(1) , (2) 式所定义的相位体制DAC 转移函数线性度变量就可以完全反映DAC 输出静态特性与理想情况下的偏移程度,且可以间接反映重构正弦波的质量. 根据3bit 相位体制DAC 的工作原理,分别模拟在某一频率下不同的TDNL , TINL 和ADNL ,AINL 情况下输出重构正弦波的频谱谐波特性.

由于相位体制DAC 的主要目的就是重构具有一定相位和频率的正弦波,所以其最重要的频域参数为总谐波失真比( THD) 和无杂散动态范围(SFDR) ,这两个参数就可以基本反映信号的频谱形状. 对于3bit 相位体制DAC , 理想情况下其SFDR 值为16.7dBc ,最大谐波位于7 次谐波,没有2 次谐波,3 次谐波幅度为- 57dBc. DAC 重要的特点在于对近区(7 次谐波前) 谐波的压制特性,这也是其被方便地用于相参信号处理的原因. 所以,如图5 (a) 所示,统计2～6 次谐波压制特性随TDNL 和ADNL 变化的情况,对于每次DNL 值分析10 次,取平均值作为对应的THD 值( THD6) . 由图可见,随着时间域或幅度域非线性程度的增加,输出信号的THD6 值变差. 时间域的TDNL 对THD 参数的影响要高于幅度域ADNL 的影响. 当TDNL 和ADNL 大于0.1LSB 时, THD6 都近似以2dBc/0.1L SB 的速度变差. TDNL 和ADNL 的影响与此类似. 因此,随着时间域和幅度域非线性的增加,3bit 相位体制DAC 的重构信号近区压制特性变差.图5 ( b) 给出TDNL 和ADNL 对SFDR 值的影响.

由图可见,DNL 对于输出信号的SFDR 值影响不大. 但是,仿真发现,随着非线性的增加,峰值谐波的位置逐渐前移,不再是7 次谐波. 因此,虽然SFDR值变化不大,但是信号的质量已经严重地下降,系统的后续信号处理十分不便. 考察输出信号2 次谐波与基波的幅度比例(SFDR2) ,如图5 ( b) 右轴所示.

(a)THD

(b) SFDR
图5 　静态参数对相位体制DAC 输出频谱特性的影响

对于TDNL 及ADNL , SFDR2 近似以2.5dBc/0.1L SB 的速度随着非线性的增加而变差. TINL 和AINL 对SFDR2 的影响与DNL 的情况相似. 所以,通过对上述非线性参数的统计,可以大致分析出DAC 输出信号的质量.

此外,作为相位体制DAC 的另一重要特点在于正交双路输出. 在每个码元周期中,可用两路输出信号( I , Q) 的相位差偏离正交的程度来衡量. 假定第i 码元I , Q 信号的相位为Phase ,那么此相位码元对应的相位非线性(PNL) 可表示为:

从此数值即可看出整个重构信号周期内各码元对应时刻双路输出信号的正交性. 至此, 可通过幅度域非线性参AINL 和ADNL ,时间域非线性参数TINL 和TDNL ,相位域非线性参数PNL 来综合表征相位体制DAC 的静态参数,并能完全反映重构信号的质量.

4 　3bit 相位体制DAC 静态参数测试

图3 为3bit 相位体制DAC 输入50kHz 方波时的输出波形. 根据上述分析方法,可以方便地统计出I , Q 双路输出一个周期8 个相位态对应的时间域、幅度域和相位域非线性参数,结果如图6 ,7 所示.

图6 　3bit 相位体制DAC 50kHz I/ Q 输出信号非线性参数　(a) I 输出信号; (b) Q 输出信号

图7 　3bit 相位体制DAC 50kHz I/ Q 输出正交特性

从图中可以统计出该3bit 相位体制DAC 的静态参数,如表1 所示.

表1 　3bit 相位体制DAC 的静态特性

所以,利用GaAs MESFET 常规工艺流片得到的3bit 相位体制DAC 具有较好的静态参数,尤其是其正交性能优异,可应用于3bit 数字射频存储器中.

5 　结论

本文提出了一种描述相位体制DAC 静态性能的表征方法. 仿真结果证明文中所述静态参数对DAC的频域性能有着显著影响,用它们表征相位体制DAC 的静态性能是必要且可行的. 采用上述方法对利用南京电子器件研究所标准75mm GaAs MES2FET 全离子注入工艺流片得到的3bit 相位体制DAC 进行了低频静态测试. 其静态参数尤其正交性能优异,性能良好,可应用于3bit 数字射频存储器中.