一种低噪声高线性度射频前端电路设计

摘要: 介绍了超高频接收系统射频前端电路的芯片设计。从噪声匹配、线性度、阻抗匹配以及增益等方面详细讨论了集成低噪声放大器和下变频混频器的设计。电路采用硅基0.8 Lm B iCMO S 工艺实现, 经过测试, 射频前端的增益约为18 dB, 双边带噪声系数2. 5 dB, IIP3 为+ 5 dBm , 5 V 工作电压下的消耗电流仅为3. 4 mA。

关键词: 超高频接收芯片; 射频集成电路; 射频前端; 低噪声放大器; 混频器

　引　　言

作为接收通道的关键部分, 射频前端电路是集成电路设计中的主要难点之一。考虑到接收灵敏度以及动态范围的要求, 本文研究并实现了一种具有低噪声、高线性度的射频前端电路设计, 同时充分考虑了功耗及输入阻抗匹配的要求。整个电路在硅基0. 8 Lm B iCMO S 工艺上实现, 芯片采用SO IC28 封装, 通过焊接在高频PCB 板上进行性能测试。测量获得的部分主要参数如下: NF (DSB ) = 2.5dB;IIP3= 5dBm; G (LNA + M ixer) >18dB; G (M ixer)> 5dB; S₁₁ (LNA ) < -13dB。

本文第二部分介绍射频接收系统及其系统要求; 第三部分从噪声、阻抗匹配、线性度以及偏置等方面详细论述了低噪声放大器的设计; 第四部分从噪声、线性度以及增益出发讨论了混频器的设计; 第五部分为芯片实现和测试结果。

射频接收系统及其系统要求

图1 所示的是一个单芯片超高频(U HF) 超外差接收系统, 实框内的部分集成在同一块芯片上。所设计的射频前端电路是该芯片的一部分, 如图1中的虚框所示。射频信号从天线输入, 经过低噪声放 大器(LNA ) 进行放大; 放大后的高频信号经过混频器(M ixer) 进行下变频, 并通过中频滤波器滤除高频成分, 得到中频信号; 信号经过中频放大器进行进一步的放大, 然后进行解调; 得到的基带信号再通过基带信号处理模块得到最后的数据输出。图1 中的集成压控振荡器VCO、锁相环路PLL 用来产生频率和相位稳定的本振信号。

在家庭自控系统(HA S ) 和无钥门禁系统(KES) 等领域的应用中, 射频接收器有两个非常重要的参数, 即灵敏度(用P _R 表示) 和无杂散动态范围(S FD R )。前者描述的是在一定的信噪比(SN R ,Signal No ise Rat io) 条件下接收器接收微弱信号的能力; 后者描述的是在微弱信号输入下接收机所能承受的最大干扰源能量水平。分别用以下两个公式表示：

其中, N F 为系统的噪声系数, B 为信号带宽,SN R _{m in}为系统要求的最低输入信号信噪比, I IP 3 为系统输入三阶互调截点。根据式(1) 和(2) , N F 和I IP 3 是电路设计的关键。同时, 根据N F 和I IP 3 的多级的级联特性, 影响这两个参数的主要为射频系统的低噪声放大器和混频器, 这是本文要讨论的重点。

LNA 的设计

理想的LNA 设计要求同时达到低噪声、高线性度、高增益以及输入输出端口的良好匹配。为了获得最佳性能的LNA , 在设计中这些参数必须经过仔细优化并进行折衷。

　噪声匹配与阻抗匹配

图2 所示的是包含偏置电路的LNA 电路图。它基于共源-共基(cascode) 结构, 是一种较好的折衷结构。其中,Q 2 较好地隔离LNA 的输入与输出端, 而且有效地减小了Q 1 晶体管基极2集电极之间电容产生的密勒效应。另外, 电路中采用了L _d 和C_d 谐振负载代替了常用的电阻负载, 有效地改善了电路噪声性能。

为了同时实现噪声匹配与阻抗匹配, 必须满足源阻抗Z _s、最低噪声系数的最优源阻抗Z _{sop t}以及输入阻抗的共轭阻抗Z^*_in 三者的数值相等, 即:

　　图3 所示的是LNA 简化模型。其中,Q 2 被简化成一个理想无噪的电流缓冲器I _buffer; 并忽略了Q 1 的发射极寄生电阻以及闪烁噪声源。由此,LNA的噪声系数N F、最低噪声系数N F_{m in}以及达到最低噪声系数的最优源阻抗的实部R _{sop t}可表示为:

其中, g_m、r_b、β₀ 以及f _T 分别为输入晶体管Q 1 的跨导、基极寄生电阻、电流放大倍数以及截止频率。从式(4)～ (6) 可以看出, 在器件尺寸一定的情况下,N F、N F_{m in} 和R _{sop t}的大小均与Q 1 的跨导有关。因此, 可以通过改变Q 1 的工作电流I _c 在一定的范围内选取合适的N F、N F_{m in}和R _{sop t}, 如图4 所示。从图中可见, 在I _c 为1. 5～ 5 mA 的范围内, N F_{m in} 以及R _{sop t}随着电流的增加单调减小; 然而N F 却不是单调减小, 这是由于当I _c 增加到某个值后,N F 的大小由正比与I _c 大小的散弹噪声开始起决定作用的缘故, 如式(4) 所示。如选择I _c= 2. 4 mA , 这时, R _{sop t}=50 8 ,N _{Fm in}= 1. 28 dB,N F = 1. 56 dB。

为了满足公式(3) , 在Z _s= 50 8 的条件下, 必须保证Re[Z _in ]= 50Ω, Im [Z _in ]= 0。为此, 采用键合线电感(bondw ire inducto r)L e 使得输入阻抗的实部接近50Ω , 采用外接串联电感L _m、发射极电感L _e 与寄生电容的谐振来抵销晶体管的容性虚部, 如下式所示:

其中,ωT 是Q 1 单位电流增益角频率; C_b 为输入隔直电感, 其取值一般为几十皮法, 对输入阻抗影响可以忽略。根据封装工艺, 这里的负反馈电感L _e 的值约为1 nH。当L _m = 27 nH 时, 通过仿真在434MHz 的频率下S ₁₁= - 16 dB, S ₂₁= 15 dB。另外, 考虑到封装工艺的偏差, 当L _e 的变化范围为10% 时,S ₁₁和S ₂₁的变动范围为±0. 5%。

LNA 的线性度

提高LNA 的线性度, 即提高LNA 的I IP 3 参数, 需要减小的是电路的三阶互调分量IM 3。IM 3分量取决于电路中的输入晶体管Q 1。理论上, 影响IM 3 的因素很多, 但关键有二: 一是IM 3 的大小反比于Q 1 的工作电流的3 次幂。通过对图2 电路的仿真, 当工作电流I c 增加一倍,LNA 线性度I IP 3的增加比率约为6 dB。因此, 提高LNA 的线性度,应尽量提高其工作电流, 而工作电流的增加还应考虑到电路的功耗、增益、噪声、稳定性等因素, 设计时应充分进行折衷。其次是负反馈阻抗的使用亦可以有效地提高LNA 的线性度以及稳定性。笔者所设计的LNA 采用了电感L _e 进行反馈, 结果表明, 其I IP 3 与没有L _e 的情况比较, 数值提高了约为3 dBm。

为了抑制LNA 的温度系数, 其工作电流必须具有如式(8) 所示的温度系数:

其中, T ₀ 为预定工作温度, I _c0为T ₀ 温度下的工作电流。

因此, 该电路采用正比于热力学温度(PTA T )的电流来实现式(8) 中所要求的温度系数, 并通过Q 3、Q 4、R _b1和R _b2组成互补电路加以解决。

混频器(M ixer) 的设计

图5 所示的是混频器电路以及本振缓冲电路简图。其中分隔线右边的B iFET混频器是一个单端输入、单端输出电路, 它采用了一对NMO S 晶体管M 1 和M 2 组成输入跨导级, 两对N PN 双极型晶体管QL 1～QL 4 组成本振开关级。这一结构充分利用了B iCMO S 工艺的特性: (1) 采用NMO S 作为输入管是因为其在线性度上优于N PN 晶体管; (2)N PN 晶体管的开关速度比MO S 管快, 而且N PN具有更小的闪烁噪声, 更容易匹配。

混频器主要对以下三个参数进行优化: 转换增益G_v、三阶互调截点I IP 3 以及噪声系数N F。它们可以通过式(9)～ (11) 进行分析。

假设输入到混频器的本振信号为理想方波, 那么G_v 可以表示为:

　　混频器的非线性分量主要由输入晶体管M 1 和M 2 产生, 通过对输出小信号电流ΔI 进行泰勒展开, 可以得到以下式子:

　　混频器中只有输入级晶体管产生热噪声以及闪烁噪声, 忽略其他器件产生的噪声源, 可以得到混频器的等效输入噪声电压为:

　　上述式(9)～ (11) 中, g_m、W 、L 、(V _gs- V _t) in分别为输入晶体管M 1/M 2 的跨导、沟道宽度、沟道长度以及驱动电压(overdrive) ; R _L 为负载电阻; I _tail为偏置电流; K _f 为闪烁噪声系数。由这三个式子可以看出, 它们拥有同一个分量: (V _gs - V _t ) in , 这充分反映了混频器设计中G_v、I IP 3 以及N F 之间的折衷关系。同时, 为了减小闪烁噪声的影响, 应尽量增大M 1/M 2 晶体管的沟道宽度, 本文的设计值为200 Lm。

图5 中左半部分为本振信号缓冲电路, 它的作用是放大由压控振荡器VCO 产生的本振信号, 并把该信号整形成接近方波信号, 以提高混频器开关级的开关速度并减小由QL 0～ QL 4 产生的噪声。图6 展示了混频器的噪声系数与本振幅度以及本振波形的关系。由图可以看出, 达到同样8. 7dB 的噪声系数, 方波所需要的幅度仅需约300 mV ,而正弦波则需要接近800 mV。然而, 太大的本振幅度反过来会增大噪声系数, 并影响混频器的线性度。经过优化, 本设计选择的本振幅度峰值电压约为400 mV。

　芯片实现及测试结果

版图设计

　　版图设计采用0. 8 Lm B iCMO S 标准工艺实现, 整个接收芯片以及带键合线的射频前端部分的芯片照片如图7 所示。在版图设计过程中, 除了考虑dumm y 器件、对称性、良好接地等以外, 还考虑了芯片的版图布局与射频PAD 的特殊考虑。

为防止信号通过衬底对产生耦合干扰, 射频集成电路的版图规划排版是非常重要的。设计中将压控振荡器安排在芯片的左上角, 晶体振荡器被安排在芯片的左下角,LNA 和M ixer 则安排在了芯片的右上角, 如图7 所示。

一般, Foundry 提供的芯片PAD 均将所有的金属层次连接在一起作为信号通路, 以保证连接的可靠性。但是, 这种PAD 对于对噪声敏感的射频集成电路非常不利, 金属-衬底形成的寄生电容将会把热噪声耦合至PAD 连接的信号上, 在最坏的情况下可能导致LNA 的噪声系数因此增加3 dB。因此,为了抑制噪声耦合现象, 本设计将多层金属分开, 上层金属用于传输信号, 而下层金属用于接地。

测试结果

图7 所示接收芯片的封装形式为SO IC28, 测试时, 通过PCB 板加上了一些必需的外围元器件进行测试。由于所设计的LNA 和M ixer 集成在同一芯片上, 因此在应用时LNA 的输出与M ixer 的输入通过一个大小为56 pF 的外接电容直接耦合。但是,在单独LNA 测试时, 为了测试的准确性, 除了电路本身必需的输入匹配电路外, 还加上了输出匹配电路。

图8 所示的是LNA 在300～ 500MHz 频率范围内的输入匹配参数S₁₁和输出匹配时的功率增益S₂₁, 从图中可以看出, 在频率为434MHz 时, S₁₁约为- 13 dB, S₂₁约为13. 5 dB。

图9 所示的是LNA 和M ixer 通过电容耦合后测得的线性度。在LNA 的输入端输入频率分别为434MHz 和434. 2MHz; 本振信号的频率为433. 5MHz。由此得到的中频信号频率为500 kHz, 同时混频器三阶互调输出信号频率应为300 kHz 或900kHz, 图9 中所示的为300 kHz 的信号。通过对中频输出以及三阶互调信号的线性外推后可以得到I IP 3 约为5 dBm。同样, 通过LNA 和M ixer 的直接电容耦合连接, 测得的射频前端的DSB 噪声系数约为2. 5 dB ( IF = 1MHz)。表1 中列出了LNA 和M ixer 的一些主要测试参数及其结果。

　结　　论

论述了低噪声、高线性度超高频接收机中低噪声放大器和混频器的设计。电感负反馈低噪声放大器的设计通过采用噪声、阻抗同时匹配的方法, 并充分考虑了线性度以及温度稳定性的要求; 混频器的设计采用NMO S 作为输入跨导级提高线性度、N PN 作为开关级提高了噪声性能以及混频效率。整个射频前端电路采用通用低成本0.8 Lm B iCMO S工艺验证, 测试结果适用于诸如工业、家庭自动化和无钥门禁系统等工作在ISM 频段上(如315MHz,433. 92MHz) 的应用。