多点测试的挑战

　　这看起来很简单。如果你想要降低测试ic的成本，你就需要把2个甚至4个器件放在一起进行测试。存储器制造商已经毫无疑问地证明了这种方法的价值——并行测试128个dram器件已经成为一种标准的惯例（参考文献1）。多点测试已经将每个dram测试点的资金投入从1997年的40万美元降低到2004年的约2.7万美元。尽管在同一个时期内存储器的密度从64mb增加到了1gb，但存储器的测试成本稳中有降。

　　为什么同样的方法不能应用于所有器件的测试呢？在某种范围内这种方法是可行的，但是大多数测试工程师知道事情远没有想象得那么简单。存储器和片上系统（soc）是非常不同的，分析这些差异可以帮助你了解为什么增加测试点的数量并不一定可以使某些测试设备达到节约成本的目的。

　　对以往的非存储器测试设备来说，非存储器器件的引脚数、bist/dft特性和混合信号核心等因素的结合，使大多数生产测试解决方案最多只能有两个测试点。大多数测试设备没有提供专门的功能，使测试设备对多个并行器件进行独立的同步，从而使多点测试解决方案的效率下降。直到最近才有几个ate制造商发布了一些测试设备，提供了具备充足的高密度数字信号和混合信号能力的仪器和架构，以支持非存储器器件的大批量多点测试。

　　存储器和非存储器器件之间的两个关键区别在于测试时间和总产量。高量产运行和较长的测试时间使大批量并行测试非常适合于存储器。一个有128个测试点，测试一个1gb的存储器需要128秒时间的测试设备，其吞吐量约为每小时3600个器件（uph）。一个有4个测试点，测试一个器件需要4秒钟的非存储器测试设备具有相同的吞吐量。降低这种器件测试成本的尝试是采用16个测试点，理论上其吞吐量可以达到14,400uph，但是生产方面的其他因素很可能限制了来自大批量多点测试解决方案的回报。

　　多点测试的效率

　　测试存储器和soc的相对效率也非常不同（参考文献2）。存储器测试设备的效率基本上与测试点数目无关，这是因为存储器测试算法的本质以及每个测试点的硬件都有能力产生测试激励并对测试结果进行处理。存储器的测试列表只包含少量执行时间很长的测试，所以花在设置测试设备上的时间相对于实际测试时间是可以忽略不计的。非存储器器件则正好相反，测试列表可以包含数千项测试，每项测试可能只需要几个毫秒来执行。

　　测试设备架构中的瓶颈随着测试点的增加正在变得越来越值得注意。测试设备设计中的每个单元都必须针对多点效率进行优化。dc测试的效率取决于按照模式控制快速排列这些测试，而不需要测试设备硬件的连续编程。混合信号测试的效率取决于前台还在继续运行测试的时候，快速移动和分析捕捉到的数据的能力。许多混合信号和数字信号测试的效率都依赖于测试设备对每个并行测试点的独立同步（或者匹配）的能力，否则这些测试就必须顺序执行。换句话说，必须采用完全并行的架构从头设计测试设备。

　　参考文献2中引用的图1显示，一个测试设备必须具有超过75%的效率，才能在超过4个测试点的情况下产生实际的效益。要想在超过8个测试点的情况下还有成本效益，测试设备就必须有超过90%的效率。只有并行架构的测试设备才可能在生产中达到这个水平。

　　一个控制器能控制多少器件？

　　测试单元的一个关键元件是器件控制器。可以处理许多封装类型和各种不同引脚数器件的取放（p&p）控制器常常应用于非存储器器件。这些控制器可以很容易地从一种封装类型转换成另外一种封装类型，而且大多支持低温和高温环境下的测试。在控制器内，器件依次经过四个基本阶段：

　　在输入托盘上等待测试；
　　放入控制器内的载具并保持适当的测试温度；
　　放入测试插座，进行测试，然后放回载具内；
　　分类，完好的器件和损坏的器件分别放置在不同的输出托盘上；
　　p&p控制器可以并行地执行所有这四个过程。控制器会考虑预期的均热时间和预计的测试时间，以此决定均热室可以排列多少个器件，以及多少个器件可以并行分类。就像测试设备一样，控制器在吞吐量和成本之间体现了一个合理的折中。

　　决定控制器吞吐量的两个主要因素是：

　　转位时间，它是用于从测试插座上取下已测试的器件并装入一个新的未测试器件所需要的时间。对于p&p控制器来说，转位时间为0.4秒到0.8秒。在计算吞吐量的时候，转位时间必须加到器件的测试时间当中。对某些控制器来说，转位时间是随着并行测试点数量的增加而增加的。

　　最大吞吐量是假设在实际测试时间为零的时候，单位时间内p&p控制器能处理的器件的最大数量。最大吞吐量给出了均热室可以容纳多少器件，以及测试完成后器件需要多长时间进行分类。目前的控制器可提供的吞吐量大约为5000uph到8000uph。

　　遗憾的是，大多数控制器的转位时间和最大吞吐量都依赖于诸如并行测试点的数量、器件封装的大小和类型、器件托盘的尺寸等因素。测试温度也对吞吐量有显著的影响。

　　控制器制造商通常都会提供特定控制器模型的吞吐量曲线，以及针对每种类型器件的变化工具，来帮助用户计算出预期的性能。这些曲线描述了理想情况下控制器的最佳性能。在实际生产环境中，封装尺寸的变化和载具托盘的未对准都会造成控制器阻塞。通常，操作员可以在控制器的控制面板上用几个按键快速清除这些阻塞，但是当阻塞没有排除的时候，任何物料都不能通过控制器。同样，如果阻塞发生在均热室或者将器件放入测试插座的机械装置上，操作员可能需要打开控制器来清理阻塞的器件。控制器阻塞以两个参数来表示：

阻塞率——在两次控制器阻塞之间可以处理的器件的平均数量。对于p&p控制器来说，阻塞率一般在万分之一到接近五千分之一的范围内。器件封装尺寸的大小会影响阻塞率，同样，器件的重量也会有影响，因为较重的器件不太容易出现误操作。测试温度也会有一定影响，低温容易造成更高的阻塞率。

　　平均维护时间（mtta）——清理一次阻塞需要的总时间。大多数情况下，按一下键就可以用不到1分钟解决阻塞问题，但是某些阻塞要求操作员打开控制器或者关闭设备，可能关闭一个测试单元需要长达一个小时的时间。而且，mtta假设的是操作员可以立刻处理这个测试单元的问题，而不是去做其他工作。对于管理着几个测试单元的操作员来说，合理的mtta是2到5分钟。

　　对于多点测试来说，一定要记住阻塞率与处理器件数量的关系。这意味着，选择具有最低可能阻塞率的控制器对提高吞吐量非常重要。此外，在晶圆探针测试方面的限制非常不同，因为其吞吐量非常高，阻塞率不再是一个问题。

　　器件的批量测试

　　测试ic是一个批处理过程。一批（或者批次）器件被装入控制器、进行测试、取出。然后装入新的一批，这个流程周而复始。在放置和取出过程中，测试单元是闲置的。

　　当一批器件完成测试时，操作员需要总结测试结果，取出器件并分别对存放完好的和损坏的器件的托盘进行标注，然后将新的物料装入控制器。完成这种批次收尾（eol）处理过程的时间与批量的大小几乎没有关系，只取决于自动化程度。这个时间也依赖于每个操作员负责的测试单元的数量。如果一个操作员在批次完成的时候正在处理其他事务，这个测试单元就会一直闲置直到装入新的物料。非正式的制造商调查显示，合理的eol处理时间估计为5到10分钟，主要取决于操作员管理的测试单元的数量。

　　这个闲置时间对测试成本的影响是一个与批量大小以及eol处理所需的总时间相关的函数。批量越大，它通过测试单元花费的时间就越长，这意味着测试单元闲置发生的频率就越低，就越有效率。如果效率是决定批量大小的唯一因素，那么大批量就是最佳的选择。遗憾的是，批量的大小常常还依赖于某些促使制造商进行小批量而不是大批量生产的因素。客户们希望保持在制品的低库存，不愿意接受大批量，而半导体制造商也对生产大量产品并把它们存放在成品库存的做法保持沉默。一般情况下，批量大小通常在1000到10000个器件之间。当产品刚开始生产的时候，批量都比较小，随着产能的提高批量也会增大。

　　假设一个4测试点的方案的吞吐量为每小时8000个器件，2000个器件的批量可以在15分钟内完成测试。如果eol处理需要再花10分钟，在这个时间段内测试单元是闲置的，则测试单元在40%的时间内是闲置的，这将显著增加实际测试成本。相比之下，如果采用单点测试方案，测试同样2000个器件的批量也许需要120分钟。在这种情况下，如果eol处理时间同样是10分钟，测试单元的闲置时间仅为8%。测试设备越快，确保批量处理过程中闲置时间最少就越重要。

　　改变你的测试成本

　　挑战是理解所有这些影响，决定哪一种设置最具有成本效益。下面两个具体例子有助于将它们联系起来：

　　器件1是一种有大型嵌入存储器的无线基带器件。它有80个有效引脚、dac、adc和多个处理器核心。由于嵌入了存储器，测试时间长达15秒。这类器件的需求量很大，预期下一年度的生产率大约为每月100万个。批量大小为5000个器件。

　　器件2是一种具有相同引脚数的无线网络基带器件。它也包含dac、adc和处理器核心，但是没有嵌入存储器。因为没有存储器和某些有效dft，测试时间非常快仅为5秒。这种产品的产量正在增加，下一年度每个月将可交付10,000个器件。批量大小为适中的1000个器件。

　　我们假设测试工程师有一台可以配置成从1到16个任意测试点的测试设备，而且多点测试的效率可达95%。他选择的4测试点、8测试点和16测试点配置的转位时间为0.5秒、最大吞吐量为每小时7000个器件的控制器。对双测试点来说，其吞吐量为1750。控制器的阻塞率是五千分之一，mtta为2分钟。

　　一个包含了所有这些因素的模型可估计出这两种器件的测试成本（图2）。尽管这两个器件在很多方面相似，测试时间和生产率还是对测试的成本造成了严重的影响。尽管器件1在测试点达到8个的情况下表现出测试成本的稳定下降，器件2的测试成本在8个测试点的情况下仍比2个测试点高30%。

　　同样的模型也可以用来理解生产测试发生变化时带来的潜在影响。例如，测试工程师可以评估加大器件2的批量产生的效果（图3）。如果他将批量的大小增加到10,000，就可以差不多节约20%的测试成本——比他增加测试点能获得的结果要好得多。

　　要想最大限度地降低测试复杂的非存储器器件的成本，需要更仔细地思考，而不仅仅是将并行测试的器件数量翻番。即使存储器器件已表现出可最大限度地降低多点测试测试成本的价值策略，非存储器器件的测试单元吞吐量仍提出了不同的挑战。表2概括了影响多点解决方案经济性的一些主要因素。

　　半导体测试技术正在不断地改进。测试设备和控制器制造商正在不断优化技术，并与器件制造商合作开发了打破这些壁垒的新技术。其他类型的控制器，包括带式测试（strip-test）控制器和矩阵控制器，都已经开发出来以满足成组而不是单独的器件处理需求。同样，p&p控制器也在不断改进，以提供更高的吞吐量和更低的阻塞率，以及最大限度地减少mtta的更先进性能。一旦这些技术应用于生产线，多点测试的经济性将会得到改进，测试成本也将继续下降。