低功耗设计方法学
随着半导体工艺的进步，电子设备中所具有的功能不断增加，功耗就变成至关重要的问题。在目前的EDA工具中，有许多降低功耗的技术，如多电源域、电源关断、动态调整阈值电压和频率等，但是，不同的EDA工具需要不同的方式来表示低功耗意图。因此，设计工程师不得不通过一系列的特殊手段定义低功耗功能，例如在同一个设计中多次人工地输入功耗数据，使得设计的可预测性和验证变得极其困难。 Cadence公司的居龙指出：“设计流程的支离破碎是目前低功耗设计中存在的最大问题，为了实现自动化的设计流程，标准化势在必行。”
2006年，Cadence促成了PFI(功耗推进倡议)联盟的成立，并创造了统一的CPF(通用功率格式)来详细定义低功耗技术的标准化格式。2006年末，CPF被捐献给行业标准组织Si2下的LPC(低功耗联盟)，以继续推动标准化工作。LPC目前包括来自半导体设计公司、代工厂、设备商、系统设计公司和EDA公司等在内的20多家成员，他们能够为低功耗设计创建更为系统、综合的方法，为更高级的摸索和IP复用提供一个平台。目前，LPC已经通过了CPF 1.0版的确认。
Cadence面向无线和消费市场最新推出的低功耗设计方法学锦囊提供了一个可用的端到端方法学，覆盖逻辑设计、功能验证和物理实现(见图4)。该设计锦囊包括示例IP、脚本和库，所有这些均经过了内置无线参考设计的验证。该设计锦囊交付时搭配Cadence应用性咨询服务，使得设计团队无需低功耗经验就能迅速将高级低功耗设计方法整合到他们的设计任务当中，并在更低功耗和更具竞争力的SoC中体现直接的价值。
低功耗锦囊中包括了一个通用无线应用设计，实现时采用了多供电电压和电源关断技术等方法，并且包含了在整个端到端流程中承载设计意图的相关指令脚本和技术文件。它使用了CPF在整个流程中提供单一的低功耗意图规范。设计中的示例IP来自于Cadence和第三方，包括ARM处理器和总线架构、Wipro的WiFi、ChipIdea 的USB2.0、Virage Logic的65nm低功耗存储器和TSMC的65nm工艺库。
该低功耗设计方法学锦囊易于组合使用，其中包括6个不同的流程：低功耗功能仿真、逻辑综合、可测试性设计和自动测试矢量生成(ATPG)、物理设计、形式实现、验证和功耗网格签核。用户可以将该锦囊作为一个完整的流程来实施，或选择单独的模块使用。
高速PCB板级设计
目前的板级设计也在向智能化、系统级发展。Altium公司中国区总裁曲刚介绍说：“在现在典型的电子产品中，PCB板上硬连接的分立器件在定义物理平台时就固定了，因此产品中很多智能的部分都建立在运行于微处理器上的嵌入式软件中。另外，FPGA的大范围使用使得设计的智能部分又延伸到了用FPGA实现的硬件设计。”当产品的更多功能转移到可编程领域后，3个主要的设计流程—板极设计、可编程逻辑设计和嵌入式软件开发之间的相互依存度也日益增加，因此开发产品所采用的设计系统也需要融合，以便保证设计效率。
嵌入式智能板级设计新星
集成有最新设计数据管理功能的Altium Designer 6.0版设计工具将板级和FPGA级系统设计、基于FPGA的嵌入式软件开发、PCB布板/布线、编辑和制造集成在一个设计环境下，可满足目前和未来设计开发的需求。最近，支持Windows Vista的6.7版也已发布。统一的系统消除了工程师创新的障碍，充分利用了可编程器件的潜力，加速了产品上市时间，使产品更加“软化”，即具有嵌入式智能特性。
Altium Designer 系统具备了大量高级交互式和自动化工具。通过这些工具，所有的工程师都可以访问、管理和排除信号完整性问题。6.0版增加了交互式布线网络长度调节、增强的板层导航和功能更强大的多边形面积填筑模式等功能，大大加强了其在高速、高密度板的设计能力。此前，Altium Designer 已经具备了交互式差分对布线、阻抗控制布线、内置信号完整性分析和终端匹配、自动 BGA 扇出逃逸布线、自动 FPGA 板级管脚优化和PCB-FPGA 完全双向设计同步等功能。
曲刚强调：通过特别对高速设计增加了新的交互式布线长度调节工具，Altium Designer 智能交互式布线系统功能得到了增强。此新功能允许设计人员通过将可折叠的片断插入线轨来快速优化和控制布线网长。调节可以通过手动或按规则进行，设计师可以选择系统中的各种振幅类型。此功能无缝组合了阻抗控制、差分对线和多重跟踪布线功能，使用户能够为受现代可编程器件重要影响的高速高密度板级设计项目提供全面的交互式解决方案。
通过对PCB层的增强控制和显示，板级导航更具效率，并且，在移动大型复杂设计时，板级导航可大大提高生产率。多边形的放置和编辑得到简化，从而使大型填铜区域的创建快速直观。新工具还对在系统中标识及使用组件和库的方式作了巨大的改进，这样便可提供更高级别的用户控制和灵活性。增加的智能功能提高了创建并提供有关嵌入式板级阵列设计的输出效率，可以更容易地找出层组合违规问题。另外，增强的 Gerber 和 ODB++ 输出对话框可让用户更容易作出是处理输出还是解决兼容性违规问题的决定。
曲刚补充指出，公司已增加了对直接将第三方应用程序生成的FPGA 核心设计导入 Altium Designer 统一电子产品开发系统的支持。此新增功能可以简单有效地从Xilinx 的 Core Generator 和Altera 的 Megafunction Wizard中导入高度优化且特定于器件的自定义 FPGA 核心设计，并大大增强FPGA 开发人员充分利用 Altium Designer 高级设计功能的能力，以加速系统开发。
此外，Altium最新的NanoBoard-NB2工具可支持插件子板和新的可交换外设板卡，能为工程师提供面向未来的电子开发系统。当有新的处理器、PFGA和外设器件可用时，工程师不用像使用固定单目标开发板那样被迫切换到新的开发系统进行实验。NB2和Altium Designer 6的结合可以实现交互式的实时设计和调试。
面向下一代PCB设计的系统互连平台
工程团队在设计和管理当今复杂的电子设计全系统互连时，面临着前所未有的挑战。随着PCB平均面积的减小，器件引脚数、设计频率和设计约束复杂度却不断提升。这种持续的挑战使得传统PCB设计方法变得力不从心。
最新发布的Cadence Allegro平台提供了能够适应和解决这些不断增加的复杂度难题的流程和方法学。平台中包含了层次布线规划和全局布线等新技术，大大提升了基于规则驱动的先进设计能力。该平台还通过新的使用模式和增强的易用性提供了更好的可用性。所有版本的Allegro PCB设计平台均包含新的PCB编辑技术，通过降低新方案学习曲线和优化工具交互，可以提升设计师的效率和生产力。
Allegro约束管理系统提供了一项先进的新性能，可减少含先进I/O接口设计的生成时间，这些接口有PCI Express、DDR2、SATA等。该系统使设计师有能力生成和指定利用参考其它对象规则的约束。约束管理系统包含了部件手册，除物理和空间约束外，还为设计约束、设计规则检查及属性提供了位置。
另外，新平台在Allegro PCB SI及PCB PI中提供了新的功能，可缩短互连设计时间并提升产品性能和可靠性。这些性能包括了串行连接设计的显著改进，从而允许用户精确预测6Gbps以上高级算法收发器通道的误码率概况。另外，通道兼容性和统计分析性能还允许用户评估传统通道，以便同高数据率收发器共用。
助力中国IC产业发展
随着中国政府和企业在IC设计方面投入的加大，以及市场需求的扩大，中国的IC设计产业近年来一直保持稳定的大幅度增长，同时也带动了对EDA工具的需求增长。对于EDA厂商来说，如何帮助创新能力较弱、知识产权意识薄弱的中国本土IC设计公司尽快成长是他们需要考虑的问题。
机遇与挑战并存
在中国本土的IC设计公司中，有部分公司近几年的设计团队规模成长较为迅速，他们具有较先进的设计方法和工具，能够承担较大规模的设计，同时具有市场应变能力强的特点，主要的应用领域包括通讯、多媒体应用、电源管理、消费电子等热门市场领域。另外，还有一批中小型公司则以中低端应用为切入点，围绕玩具、小型电子设备、PC外设等市场进行开发。这些芯片设计周期短，市场需求量大，芯片生产成本敏感，往往会根据客户的需求定制。SpringSoft公司全球业务中心亚太/日本区总监林荣坚分析说：“随着中国IC设计市场的日趋扩大，这两种势力也在不断融合，从业人员的流动导致先进的设计方法和观念在中国IC设计企业中迅速扩展。”
在产业基础设施方面，中国已逐步建立了从IC设计、制造、封装到测试的完整产业链；完善了创业孵化、风险投资和融资上市的创业环境。“总体而言，旺盛的市场需求、充沛的人才供应、不断完善的基础实施以及企业能力的不断提升，都将成为中国IC产业发展的推动因素。”Synopsys公司的潘建岳表示。
2005年，中国大陆首次超越美国和日本成为全球最大的IC市场。而根据市场统计机构的预测，到2009年，中国大陆的IC需求将占全球市场的39%，达到美国的2倍。随着市场的增加，中国将会逐渐演变为全球重要的研发和创新中心，如何成功地完成产业转型和升级，是这些IC设计公司面临的一大难题。
中国的IC设计毕竟还处于起步阶段，产业规模较小，设计公司的产品单一，抗风险能力较差，创新能力也较弱，应用的设计工艺大部分还在0.25mm~0.18mm阶段，整体设计水平、人才规模和层次、关键技术的掌握和IP积累方面与先进国家和地区相比都还有较大差距。潘建岳指出：“因此，在接下来的工作中，整个产业还要努力把市场和人才的战略优势转化为中国IC产业的竞争力，要实施人才、专利和标准等的协同发展战略。”
专业人才的匮乏无疑是中国IC设计公司面临的最大挑战。虽然近年来从业人员大幅度增加，海外设计人才回归，各高校也在努力培养半导体人才，但仍然无法满足产业快速增长的人才需求。目前，行业中严重缺乏有产品设计经验的设计人才，以及职业管理和营销人才。因此，在协同战略中，人才的培养是最基础和最关键的一步。
全方位策略推动自主创新设计
在帮助中国IC产业发展的策略上，EDA厂商们除了跟本土IC设计公司的互动外，也在积极地加强与产业链的全方位合作。Cadence公司的居龙表示：“我们正在加强和政府的战略合作关系，协助政府提高本地产业水平和核心竞争力；加强与教育部和各大学的合作，共同加速培养设计人才；加强与本地产业链合作伙伴的联盟，例如，芯片代工厂、封装测试厂和制造设备等，共同为本地设计公司打造良好的产业环境，加速产品成功上市；加强与系统整机厂商的合作，推动本地设计公司的产品更快达到批量生产规模。”
具体地，提供适合于中国IC设计公司的产品和技术，加强本地技术支持和服务，积极培养专业设计人才是EDA厂商不遗余力在推进的三大举措。
提供适合的解决方案
Cadence公司为中国很多初创公司提供了一个成功的设计流程，通过这个流程，客户可以迅速起步，进而跟进并有效完成他们的SoC设计，该方法还能降低设计失误的风险，保证可预测的性能，减少硅片的总体开发时间。Cadence公司的居龙表示：“这些功能对于刚刚起步的中国设计公司发展SoC业务的意义尤为重大，最终这些新兴公司将能够得到一个优化的、从硅片到系统的完整实现流程。”
SpringSoft公司则针对中国IC设计公司总体实力不够雄厚的特点，采取了比较灵活的销售策略，以让更多中国企业能够享受到先进工具带来的设计能力和效率提升。这一策略让许多中小规模或初创阶段的设计公司在工具的先进性上不落于人后，从而能够把主要精力放在设计的自主创新上。
加强技术支持和咨询服务
Synopsys在上海建立了全球第二个专业的售后技术支持中心，专门解决用户购买产品后在使用Synopsys产品时遇到的技术问题，为售后服务提供了组织上的保证。为保证响应速度，公司采用了多种先进而便利的途径提供支持，包括互联网、电子邮件，以及800技术支持热线。据Synopsys公司的潘建岳介绍：“我们在中国的专业服务团队是全球专业服务体系的一部分，通过技术咨询、流程优化、设计实现和知识产权IP集成4个领域的服务，能够帮助用户最大限度地提高产能，改进设计流程，从而应对纳米级设计的挑战。”
Cadence公司也已经开始在中国布局VCAD设计服务架构，以求充分利用Cadence全球的设计资源帮助中国设计公司提高设计能力。
据Synplicity公司的杨皓津介绍，Synplicity每年都会从美国派遣软件设计人员访问中国用户，面对面的交流问题，提供最新的设计理念和方法供国内的设计者参考，传授设计经验。
帮助培养专业设计人才
近年来，各厂商都积极举办各种培训课程及技术研讨会，开展与政府相关部门及研究所、大学的合作，在培养专业人才、推动自主创新方面投入了不少精力。
比如，Cadence与科技部、教育部及著名大学和科研院合作，共同编制了一套完整的IC设计课程，包括数字、模拟、混合信号和射频方面的专业课程，能够帮助学生充分了解架构和功能验证、设计实现、流片以及SoC设计能力等。Synopsys参与并支持了国家集成电路人才培养基地的发起，在2006年还邀请到以IEEE总裁兼CEO Michael Lightner教授为团长的5位专家来华访问交流。此外，他们还支持了国家科技部IC设计孵化基地建设、中国科学院SoC设计公共平台建设及与著名高校的教学合作等。所有这些举措都进一步体现了EDA厂商们推动中国IC设计产业发展及培养IC设计人才的决心。■