通信计算出现新亮点
处理器无疑是各种通信与计算应用的核心，无论是大型的无线/有线网络设备，还是多种多样的嵌入式系统，再或是各种消费类电子产品等，都是以处理器为“心脏”的。而随着技术和应用的不断发展，MCU、CPU、MPU、DSP和FPGA处理器也在不断更新、变化。如MCU不断集成各种外围应用接口，CPU、MPU和DSP的多核化，以及以FPGA为代表的逻辑器件的ASIC化等。另外，各种核心功能元件的IP化和数字化也是近几年出现的新趋势，这些都为通信与计算应用增添了很多新亮点。
下面把笔者在美国硅谷和圣地亚哥地区对相关公司采访时获悉的一些通信计算新技术与大家分享一下。
CAP挑战FPGA和典型MCU
不断发展和变化的电子半导体应用市场对技术和产品的要求越来越高，推出新的技术和解决方案是众多半导体厂商不断努力的方向。
Atmel以8位MCU为开阔市场的先锋，全球8位MCU 市场2002～2006年的年复合增长率为4%，而Atmel为24%，在所有竞争者中高居榜首。另外，其用于智能卡的安全IC的市场占有率名列第二，串行接口非易失性存储器占到约40%的市场份额，也居第一位。该公司正是凭借着这些优势产品和技术，以MCU为核心，在通信、射频、消费类电子、安全以及汽车电子等领域不断拓展着业务。如果把这些都看作传统业务的话，那么，随着市场的发展，新的需求不断出现，因此，也就需要有新的技术和方案与之相对应，虽然传统产品仍然是拓展市场的主力军，新产品的研发也是刻不容缓，以把握商机。
考虑到产品快速上市、NRE成本以及便于客户设计等因素，在ASIC和FPGA之间出现了结构化ASIC，它兼具了ASIC的高性能和FPGA的低NRE成本以及应用灵活等特点，在可编程逻辑器件领域开辟出了一条新路。Atmel公司则根据市场的需求，在MCU领域也要开发出一种类似于结构化ASIC的产品，该公司称之为CAP（见图1）。据Atmel的CASP市场总监Michel Le Lan介绍，CAP是该公司在基于标准ARM IP的MCU（简称SAM）基础上开发的。它是将MCU、IP和可编程模块集成在一起的SoC，具有更强的应用灵活性，客户可自己编程、定义，同时，BOM和系统成本也得到了优化，它也将面向广阔的应用市场，是传统MCU的有益补充，可满足新的应用需求。
图1 CAP与典型ARM应用的对比
CAP采用了MP（Metal Programmable）模块，这样就允许用户自己添加IP。MPCF（Metal Programmable Cell Fabric）是CAP的基本单元结构，这也是该公司的专利技术，是实现CAP的基础。由于CAP是基于标准的ASIC单元技术的，所以它具有同ASIC一样的优点，即高性能、单元成本低等，这与标准的MCU和FPGA产品相比具有明显的优势。最初的CAP方案都是基于ARM IP的，其核心处理单元、存储器以及内部总线接口和ARM外设都已经是设计好了的，并经过了验证，用户可直接使用。
从功能角度讲，CAP特别适合用于替代FPGA与基于ARM的MCU搭配使用的方案；从量产的角度讲，它则适于25K个/年～250K个/年的量。其产品开发周期可缩短到10～12周。目前，Atmel推出的CAP产品主要有两个架构：基于ARM7TDMI的AT91CAP7S和基于ARM926EJ-S的AT91CAP9S。AT91CAP7S具有丰富的片上SRAM （160KB）和450K ASIC 门的MP块（相当于2-input的NAND），如图2所示。
图2 CAP7架构图
目前，Atmel正在积极寻求第三方的合作伙伴，通过他们的支持，可给客户提供完整的服务，同时使设计方案的实现更加灵活。对于那些在ASIC设计方面有丰富经验的厂商，Atmel可以实现门级的网表，而对于FPGA供应商来说，则可以实现RTL网表。总之，与第三方合作的目的就是为客户提供充足的服务资源。
时钟电路的CMOS化
在数字电路不断向深亚微米发展的同时，越来越高的集成度也得到了业界的普遍认可。数字电路在突破90nm CMOS工艺之后，在65 nm、55 nm、45nm的方向上不断前行。在这样的形式下，矛盾也越来越突出，即目前数字电路的理想工艺是CMOS，而集成度的加强使得模拟电路与数字电路也在向集成的方向靠拢，而用CMOS实现模拟电路还并不成熟，需要解决很多问题。除了TI等大厂商之外，有越来越多的中小公司也开始瞄准这一潜在市场，希望以独特的CMOS化模拟电路技术赢得先机。
时钟电路，特别是锁相环（PLL）的应用相当广泛，如果能以IP的形式集成入基带、处理器等芯片内,将会给设计带来很大的便利。但由于PLL是模拟或混合信号电路，要想以深亚微米CMOS工艺实现，就面临着诸多的挑战。首先就是工艺不断深化本身所带来的问题，如从90nm向55 nm发展，就要面对临界状态的电压补偿和较高的通道和栅极漏电流等问题；其次，也是非常重要的一点，就是PLL本身的抖动，这也可以说是最难解决的问题，不将PLL的抖动降低到一定程度，它必将成为影响芯片内部时钟的噪声。另外就是PLL的特征化。
TCI（True Circuits, Inc.）则是一家进行模拟与混合信号技术研发的公司，主要为合作伙伴提供IP，特别是其采用深亚微米CMOS工艺的PLL和DLL（延迟锁相环）IP。该公司聚集了一批在模拟/混合电路设计方面具有丰富经验的博士设计师，是实现先进的CMOS模拟时钟电路设计的主要保证。而且，在提供IP产品的售前和售后服务方面，也是由其博士队伍直接参与。据TCI公司的CEO Stephen Maneatis介绍，除了具有一批经验丰富的模拟设计师以外，TCI的技术优势主要体现在3个方面：较强的电路特征化平台，简化并加速了设计；自动布局生成技术，可以从设计数据库中自动生成完整且优化的GDSⅡ；再有就是符合多种工艺要求的、经过完全验证的硬件宏可以满足用户的多种需求，如用户不需要额外的PLL发生器就可以完成设计。
TCI的PLL和DLL有着许多共同特点：可通过从180nm到55nm的6种工艺技术实现；在复杂的混合信号噪声环境中，以及广阔的频率范围内提供优良的抖动性能；全部引脚都可编程；由于它们都是以IP的形式集成入芯片内，所以，就不需要额外的布局布线了，从而降低了制造成本。DLL则特别适合于新一代的DDR接口应用，可在参考时段内实现0～360度的可编程精确延时。而PLL拓宽的频谱，实现了较高的分辨率和低带宽，简化了设计师在PLL上所需花费的精力和时间，它采用了一种被称为LockNow！的技术，从而在很小的频率过冲情况下就可实现快速锁定。
TCI公司的主要代工合作伙伴是TSMC，现在已经实现了65nm产品的量产。目前正在进行55nm和45nm产品的研发工作。
AMD拓展嵌入式应用市场
在嵌入式系统领域，AMD最新的重点发展方向是超低功耗的无风扇系统，因而推出了新的Sempron和Geode系列CPU。Sempron 2100+（见图3）则是AMD在2007下半年重点推介的嵌入式处理器，其最大的特点就是功耗低，只有9W。它是针对无风扇和小形状系数应用推出的，内部集成了DDR2-400存储器控制器，并且采用了16路800MHz的超线程技术。该处理器的主频为1GHz。
图3 Sempron2100+处理器架构
AMD在收购ATi以后，两家公司的原有产品线实现了整和，而他们共有的产品，即如PC等桌面型控制台处理器得到了进一步地融合，巩固并加强了以北美和欧洲为重心的市场。最近，他们针对嵌入式系统应用推出了新的芯片组，即AMD的M690T和ATi的Radeon X1250的组合，适用于POS机、数字广告牌、游戏机以及医疗和安全图像等系统。能够支持多种型号的AMD64处理器，以及面向移动应用的Sempron处理器。这组芯片可满足2D、3D和运动视频加速等多种应用，并能够实现DVI/HDMI、LVDS、模拟VGA和DVO等多种视频格式的连接。这也是该公司在今年下半年重点打造的产品。
除了传统的嵌入式应用之外，AMD已经开始进入存储域网络应用领域。目前，存储系统的数据吞吐量急剧增加，而且需要有更小的网络延迟，这两项是衡量其性能高低的关键指标。这就需要有能与高I/O带宽相匹配的网络处理器。因此，AMD64所采用的超线程技术，以及其集成的存储器控制器所具有的低延迟性能可发挥重要的作用。该公司嵌入式计算部市场经理Cameron Swen表示：“AMD将把提供企业级的、可靠且灵活的可扩展架构作为在存储应用领域的长期发展战略。”
此外，电信应用将是AMD的下一个发展重点。为了适应通信行业的快速发展，以及对特色服务的需求，电信设备市场正在向更高性能、基于COTS的系统方向发展。该公司开放的处理器平台在高数据吞吐量、低功耗和低延迟方面具有突出的表现，这些对于电信设备尤为重要。目前，一些电信行业的ODM厂商正在利用AMD的Opteron处理器为他们的客户开发RDK（参考开发工具集），如最近PDSI公司宣布的双核、ATCA RDK。他们的目的在于在最短的时间内为运营商等客户提供低成本的电信设备。
图4 PICMG 3.1 AMD参考设计
目前，AMD正在与Broadcom和SiS等公司合作，开发符合ATCA标准的设计方案。图4所示为符合PICMG 3.1规范的REV E 2S/4P插卡参考设计，它是基于Broadcom芯片组的方案。该插卡方案采用了两个Broadcom的HT2000 PCI Express x4控制器，可直接与AMC和ATCA背板接口相连。此外，它还具有两个双1000M以太网控制器，可以通过PCI-X与背板连接。此插卡的功耗主要由4部分组成，即两个处理器各55W，共110W，两组DRAM共20W，CKB-04为15W，以及Misc.的10W，总功耗是155W。■