SiI161在彩色FED中的应用

平板显示器与传统的CRT(阴极射线管)相比，具有薄、轻、功耗小、辐射低、没有闪烁、有利于人体健康等优点，越来越受到制造商和消费者的青睐。目前，在全球销售方面，他已超过CRT。预计到2010年，二者销售值将达到5：1，21世纪平板显示器将成为显示器的主流产品。FED(场致发射显示器)是在真空情况下采用场致发射阵列阴极产生场发射电流，激发荧光粉发光，是一种结合了传统CRT和其他平板显示器优点的真空平板显示器件，被认为是最理想的平板显示器件。本文结合SiIcom Image公司的SiI161芯片提出了FED视频采集与接口电路的硬件接口方案。

2 DVI接口规范

2.1 DVI接口构成

DVI接口利用最小变换差分信号——TMDS作为基本电气链接信号，从而可以支持超大分辨率的显示设备。TMDS通过先进的编码算法将8 b的象素数据转换成10 b的最小变换信号，削弱了传输电缆中交叉电磁干扰(EMI)，并且这种直流平衡的编码信号更有利于进行光纤传输。在较远距离传输时(一般小于10 m)允许信号有较大的抖动误差。

2.2 DVI与即插即用

DVI支持即插即用，其物理基础是DDC通道和EDID数据，在系统启动时，DVI提供最低分辨率VGA模式，系统通过DDC2B协议访问显示器，获得显示设备的基本电气参数。这些参数固化在一块独立的存储器中，一般可以采用24C序列的E2PROM。

3 SiI161芯片性能概述及功能介绍

3.1 SiI161芯片特性

SiI161芯片可用于各种平板显示器件中，最高可支持的分辨率为UXGA，接收数据时采用时间错开的方式减少电磁干扰。SiI161可工作于单象素或双象素模式，采用高速CMOS工艺，3.3 V供电，100脚LQFP表面贴装，简化了PC机与显示器的接口设计。

SiI161的主要功能：

(1)3.3 V核心电压；

(2)采用时间错开的方式减少地线反弹；

(3)支持同步监测和热拔插机制；

(4)支持长达5 m的双绞线；

(5)与DVI 1.0相兼容；

(6)支持双链路模式，最高支持330 pixel／s。

3.2 SiI161的内部结构

SiI161的内部结构如图1所示。

按照TMDS电气规范，信号在信道中是以差分信号对的方式传输的，利用电流驱动，在TMDS接收器的直流耦合传输线上传送一对低幅差分信号。信号的最高幅度由参考电压AVCC决定，最低幅度由传送器中的电流源和接收器中的终端电阻RT决定，终端匹配电阻RT最大误差不得超过±10％，信道之间的匹配电阻值也应尽量相等，否则将会造成信道间相位抖动，使得图像失真。匹配电阻大约为传输线电阻的10倍，假设传输线的电阻为50 Ω，那么在EXT_RES与AVCC端接阻值为560 Ω左右的电阻。

SiI161中的PLL用来抑制和排除时钟信道中的信号抖动，同时PLL电路还产生4路不同相位的，频率为10倍于输入时钟信号的采样时钟，控制三基色信道的锁存器，以实现4倍过采样技术。

内部锁相环回路从时钟通道获得同步时钟，为后继的TMDS码元数据恢复，象素时钟同步以及TMDS信号解码提供参考时钟，将10位的串行TMDS编码解码成8位并行的象素数据以及相应控制信号，并从输出接口电路将象素数据、控制信号、场同步信号和行同步信号并行输出送到后级灰度调制电路。

SiI61通过检测DE信号的状态变换来确定链路的激活状态，如图2所示，在象素数据时钟为165 MHz的情况下，经过25个DE周期后，若DE状态没有变化，则认为链路未激活，SCDT输出为0；在SCDT=0的情况下100 ms内，如果象素时钟有变化，则认为链路已激活，SCDT输出为1。因此同步检测信号SCDT可以直接和输出驱动器电源控制端PDO相连接，这样就可以让芯片自动根据链路的激活情况来管理输出驱动电源供给。SiI161的PD用于控制整块芯片的电源供给，如图3所示，当PD为高电平时，芯片正常工作；当PD为低电平时，芯片的所有输出引脚输出为高阻态。推荐通过一个100 Ω的电阻和电源连接。

3.3 硬件设计框图

硬件设计框图如图4所示，在设计中采用的是具有I2C总线接口的串行E2PROM AT24C08，该芯片具有1 kB的存储容量，设计中存储了128 B的EDID数据结构。其内部包含了显示设备的制造厂商、产品序列号、EDID版本信息，还指出了显示设备所支持的现实能力，主要包括现实的分辨率，场频、行频的方位等参数，DVI显卡通过I2C总线从AT24C08中读出EDID数据，如果所接入的设备有错或未检测到EDID数据，则系统不启动DVI接口的信号输出。因此对于AT24C08采用的是双向供电的方式，与显卡的SP_5 V和输入的5 V电源通过二极管连接在一起实现双向供电，因此只要插上DVI就能启动DDC。

SiI161是整个显示接口的核心，在设计中信号源选择的是计算机显卡输出的DVI信号，他包括3对差分信号和1对时钟信号，上电后SiI161根据AT24C08存储器设定的显示分辨率及刷新率输出相应的控制信号和8位数据信号，控制信号送到FPGA产生所有的控制信号和读写地址信号，并对时钟及同步信号进行延时处理和逻辑运算，得到与缓存输出数据同步的时钟信号和控制信号。

3.4 双链路工作原理

SiI161在单链路模式工作时最高支持165 MHz，在双链路的工作模式下，两块芯片级联在一起工作可支持的象素时钟速度为330 MHz。如图5所示，在单链路模式下，发送系统没有给从接收器发送数据，因此从接收器没有被激活，输出为高阻态。所有的数据都是从主接收器输出的；在双链路模式下，发送系统将偶象素送给主接收器，奇象素送给从接收器，因此偶象素是由主接收器输出的，奇象素是由从接收器输出的。当从接收器的偶象素数据输出到主接收器的奇象素数据时，主接收器的奇象素数据总线为高阻态。

主接收器会自动检测工作于单链路模式或者双链路模式，这是由从接收器的SCDT引脚来实现的，当从接收器工作时，SCDT为高电平，因此主接收器的S_D为高电平，主接收器工作于主从模式，如果第二链路没有数据时，从接收器的SCDT输出为低电平，因此单链路工作于单链路模式。

主接收器的控制信号DE与从接收器的SYNC连接在一起，用于主接收器与从接收器的同步，控制信号DE，HSYNC，VSYNC和ODCK都是由主接收器产生的，因此从接收器的这些控制信号悬空。

3.5 芯片供电与退耦

SiI161芯片要求电压为3.3V，分3路供电，分别是模拟电路供电AVCC，锁相环供电PVCC，输出电路与数字电路采用同样的电源供电OVCC。PLL为电路提供基准采样时钟，对供电质量要求最高，可采用图6所示的供电电路，其次是模拟部分，数字电路对电源供电要求较低，但功耗最大。

LM1084为低压线性稳压电源，带载能力强、纹波小、有较高的电源噪声抑制能力。模拟和数字分开供电，对所有的电压再串一级磁珠进一步平滑电源波纹，这样既可以大大降低电路体积又可以提高供电质量。接地之前也应分别通过磁珠隔离开。

高频电路应采用大小电容并联退耦，电解电容容量较大，提供电压稳定作用，应尽量靠近芯片的电源引脚；10～100 nF的小电容提供电路瞬时供电响应，应在引脚下面，经过孔到电路板背连接，尽量缩短连接长度。电源滤波电感应尽量远离芯片放置。

4 结 语

DVI数字视频接口由于信号的数字化，使得对其进行传输、存储变得很容易实现。SiIcon Image公司的平板显示接口芯片SiI161速度快、功耗低，能够很好地将TMDS码元数据、象素时钟解码输出。本文就芯片的内部结构、外围电路的设计、使用时的注意事项进行了详细的探讨，提出了一种支持高分辨率的视频图像采集系统以及接口电路方案，可应用于多种平板显示器中。