GPS功能建置的最佳架构剖析

在今日，GPS俨然已成为一门当红的显学，它与手机的蜂巢式系统、WLAN、蓝芽等技术最大的不同处在于它是从卫星到终端设备的单向传输，从外层空间到达地球表面的讯号已相当微弱，而且不具有穿透性。如何让终端设备能在地面上的各种环境中顺利且快速的接收到卫星讯号，并解出正确的定位信息，就成GPS设计上的最大挑战。

由于GPS是单向接收的通讯技术，因此，要实现GPS功能，其关键在于GPS接收器的设计。在上述的众多应用中，各种应用对于GPS的定位精度、灵敏度、速度(TTFF)、功耗、成本及芯片尺寸大小等条件会有不同的要求，因此在技术架构的选择上就会有所不同。GPS接收器的架构一般可分为3种，分别是：独立式(Standalone)、主处理器式(Host-based）和软件式(Software only)。本文中将分析这3种架构的差异与优缺点，并说明适用的领域与发展趋势。

GPS接收器组成架构

首先来看看独立式GPS接收器的组成架构。一个完整的GPS接收器包括天线、射频(RF)硬件、数字基频(BB)硬件、输出接口和韧体等组成单元。

•天线：可采主动或被动式天线。

•射频单元：包括RF前端、LNA、频率合成器(Fractional N Synthesizer)等，并需支持温度补偿型振荡器(TCXO)或XTO。

•数位基频：包括GPS引擎、处理器核心(目前最常用ARM7)、内存(ROM/RAM)，并需支持实时频率(RTC)。

•输出接口：常见接口包括SPI、UART、USB2.0、GPIO、DDC/I2C，若有使用外部的闪存，也需支持外部内存总线接口。

•韧体：包括搜寻(Acquisition)及追踪(Tracking)卫星的算法，以及导航(Navigation)的应用软件。

由于GPS大多用于可携式设备，小型化的需求非常明显，因此各个单元皆朝向高度整合的方向发展。目前因射频与基频采用的制程技术不同(以u-blox 5芯片组为例，射频采0.18 μm RF-CMOS制程，基频采0.13 μm CMOS制程)，因此仍无法做到真正的系统单芯片(SoC)，但已可透过封装方式做出系统级封装的单芯片(SiP)，外观看起来和SoC并没有什么不同。采用单芯片的GPS接收器可以有效降低成本及安装尺寸，并能减少设计需求；采用射频与基频独立的芯片组模式，则可以给设备业者更大的设计弹性，但设计难度较高，系统工程师必须有能力将整体效能做最佳化调整。


图一：整合射频与基频的单芯片功能架构图(u-blox 5)。

GPS架构差异剖析

从上述的基本组成中，我们可以进一步来比较三种GPS架构的不同之处：

•独立式GPS接收器：具备完整的GPS讯号处理功能，也就是会负责从天线接收到定位数据输出的所有工作，其定位数据的输出接口为NMEA/UBX(UBX为u-blox接口规格)。
•主处理器式方案：在此方案中GPS接收器芯片组只负责从天线接收到卫星追踪的工作，并不负责导航应用(Navigation)的功能，而由主处理器来主控接收器的管理并进行导航应用的运算，在GPS接收器和主处理器之间需采用专属的双向接口。

•软件式方案：GPS接收器芯片组只负责载波频率的降频转换和模拟转数字工作，在模拟转数字(ADC)组件和主处理器之间必须采用高速的序列数据接口。

图一为3者在架构上的差异比较。以下将就内存需求、运算功耗及接口作法做进一步的比较。



图二：GPS接收器方案架构差异说明。

1. 内存需求

对于GPS接收器的运作来说，不同的架构对于内存的需求并不相同。硬件式方案将重要的演算逻辑透过电路来运算实现，因此对于内存的需求较低；相较之下，软件式方案虽然有助于降低对于GPS芯片组的依赖，但会需要更高的内存来支持。

2. 运算资源需求

在电子系统的设计上，硬件设计的优势在于提升运算效能和缩小尺寸，而软件设计的优势在于更大的弹性。在GPS定位的整个运作过程中，最大的运算资源在于搜寻及追踪卫星的过程，这个过程采用硬件运算能得到最佳化的处理效能，因此独立式方案的表现会是最佳的。主处理器式方案只将运算需求不高的导航应用功能交由主处理器来执行，因此对于主处理器运算资源的占用并不多。相较之下，软件式方案需透过主处理器来执行所有原属于基频硬件的功能，因而需要耗用大量的运算资源。
3. 界面作法

从天线、射频、基频到主处理器，需通过许多的接口来进行传输，好的接口设计攸关整体的效能表现，是设计上的一大挑战。以独立式方案来说，由于射频与基频芯片组由同一家厂商所开发，因此能将2个单元间的讯号传输做到最佳效能，而且传送到主处理器的接口频宽不需要太大，以u-blox 5为例，只需9600 Bit/s。此外，这种方案可以采用由GPS接收器到主处理器的单向传输作法。

相较之下，若要采用主处理器式方案，GPS接收器与主处理器之间必须建立专属的接口，其传输率介于100kBit/s – 1 Mbit/s，是独立式方案的10到100倍速率，而且需要采用双向的传输作法。为达到可接受的工作效能，软件式方案的射频段与主处理器之间必须采用更高速的传输接口(大于2MS/s)，但由于基频的工作已被整合到主处理器中，因此可采用单向式的传输作法。

三大方案优缺点剖析

1. 独立式方案

从设备用户的设计观点来看，独立式GPS芯片组的优势甚多。由于它已处理掉大部分的GPS定位工作，因此能用简单的接口与主处理器进行整合，除了不会占用太大的主处理器资源外，也比较容易解决与其它应用功能兼容的问题。此外，独立式方案采专属硬件设计，其效能表现无疑是最佳的，而且能透过韧体来进行升级。

所谓独立式方案，意味着设备中必须加入1颗或2颗额外GPS接收器芯片组，因此其缺点就在于其对电路板空间的占用，以及增加组件成本。此外，由于芯片组上的内存有限，此类硬件式的作法能够新增功能的空间相当有限。

2. 主处理器式方案

此类方案将导航功能交由主处理器来执行，因此能减少GPS芯片组的尺寸和成本，但大约只省下10%。它的优势在于主处理器或设备业者能够对导航功能进行客制化，其内存的限制主要来自于主处理器端，透过外挂的扩充内存，设备业者能够设计出更多样化的功能。此外，由于导航功能并不复杂，只需占用少数的主处理器运算资源，以及约40 – 60kB RAM内存容量。

其缺点在于GPS接收器和主处理器之间需建立专属的接口，而主处理器操作系统及硬件平台上必须客制化地建置导航解决方案，这会产生开发上的成本与时间。在功能升级上，往往必须涉及GPS接收器和主处理器两端的软件/韧体，因此复杂度较高。此外，这类的设计要求GPS接收器厂商进行专属的软、硬设计，开发的难度也相对提升。

3. 软件式方案

软件式方案能提供最大的设计弹性，而且能省下一颗基频芯片的空间与成本。不过，此类方案需要既耗电又耗用大量的主处理器运算资源(大于100 MIPS)，而且需采用高速内存(RAM)，却只能提供基本的GPS效能，一旦处于讯号较微弱的环境就无法使用。

结论

就3种方案的特性来看，独立式是应该手持设备的最佳选择，它让这类设备能很容易地建置GPS功能，加速进入市场的时程。主处理器式方案能省下部分的成本与空间，要突显这项优势，最适合大量生产的手机市场，而主导者为手机应用处理器的芯片业者。软件式方案则需要使用较强大的主处理器，而且接收环境不能太差，目前以车载导航器/Telematics较能符合这些条件，但最重要的是软件式方案本身的效能表现要达到一定的水平，现在仍很少见到这样的方案。

此外，软件式方案看起来较便宜，且不占空间，但实际上软件仍有授权金的成本，而且会需要较高效能的处理器（成本高），内存容量也要更大（尺寸大、占空间、增加成本），再加上开发时间冗长及需投入庞大的研发人力资源，所以整体考虑下优势尽失。今日独立式GPS芯片组已能做到极高的高整合度以降低系统成本，以u-blox 5为例，在射频段整合RF前端、LNA、频率合成器，基频段则整合了ARM 7、GPS/Galileo引擎、SRAM、ROM、RTC等；在系统设计上，总共需要19个组件、小于100mm2就能实现完整的GPS功能，其中大部分是便宜的被动组件，而且不需要采用Flash EPROM，并且适合两层PCB板的设计，能够实现极小尺寸的开发需求。由此看来，独立式方案仍是今日在各个领域中最具优势的选择设计途径。

此外，对于产量不大、需快速上市的产品来说，最好的选择是采用模块化的解决方案。模块化方案将GPS功能所需的射频、基频及外围组件（如电阻、电容、TCXO等）皆整合在一块电路板上。此模块已做了最佳化的设计，因此系统工程师可省下调校RF/BB效能与阻抗匹配等繁重工作，是极符合经济效益的入门作法。当产品量大时，可以再改采芯片组的解决方案。



图三：节省整体系统设计物料数量及成本的独立式GPS接收器电路布局。