JTAG边界扫描的嵌入式计划

　　测试PCB的老式“钉床”测试方法已不再能满足工作，并无法进入到电路中，甚至IC上的管脚，这使得测试变得极其困难。具备边界扫描，IC和电路板制造商就能够提供完全自动化测试。

　　多年来，该标准已作了定期更新，并且所有硬件和软件制造商已经出现支持测试的努力。由于近来的变化，该标准成为嵌入式设计平台的一部分。边界扫描现在存在于被称为嵌入式仪器的新的测试和测量方法的核心。

　　JTAG满足的测试

　　过去，电路板直接进行功能测试，电路板接通电源和激励信号，来考察其是否能满足设计(图1)。测试将在正常的设计频率和速度下执行。这样的测试是在钉床型的在线测试仪(ICT)上实现的。缺陷被发现并修复。

　　然而，多年的测试经验已经表明，最大的失败是结构性。一些统计数字表明，99％以上的所有错误并不在于不良IC或设计错误，而是在于PCB板和焊料的缺陷，例如开焊点、冷焊点、焊盘翘起、焊点桥接、扭转部分，以及其他物理问题。这就是为什么要对最复杂的电路板进行测试，在功能性ICT之前要检测结构性问题。

　　例如，在复杂PCB板装配后，第一步就是目视检查。工程师可以手动和眼看电路板，来检查是否所有部件都具备，并且方向正确且焊接正确。这一步还可能包括光学机器视觉检查和/或X光检查。二者在检测初步的缺陷中都是有用的，这包括了不良焊接或无焊接。

　　结构性测试是下一步。这里是在进行边界扫描。其提供了对开路、短路和无焊接，以及其他方法无法确定的不良焊接进行详细测试的方法。采用边界扫描，该项测试自动识别问题，从而快速进行修复和校正。

　　这之后，进行通常的功能性测试。继续采用ICT或钉床测试头，这实现了与电路板铜和焊料的连接，从而提供了测试信号和测量。功能性测试与修复之后，进行整体的系统测试，从而结束这一过程。这种系统测试包括了环境影响评价，以及软件和配置过程。

　　JTAG标准概述

　　边界扫描后的基本思想是，因为在IC中或某些PCB板上的大部分点是无法进入的，设计师可以建立测试/接入电路，这将使得工程师可以读取特定节点的状态或者用外部信号来激励一个节点。

　　目前，许多(大部分)大规模IC、球栅阵列(BGA)、系统级芯片(SoC)、ASIC、FPGA，以及多芯片模块都具有内置的边界扫描电路。多层的高密度PCB也提出了测试问题。这个概念是建立了大量测试接入点，以便完整的电路或其中一部分可以进行外部测试。

　　图2表示了基本的边界扫描结构。要测试的IC逻辑块被连接到多个边界扫描单元。当生产该芯片时，这些单元是与IC电路是一起建立的。每个单元可以监测或激励电路中的一个点。采用触发器和多路复用器，该单元可以用于任何并入/并出或串入/串出操作(图3)。

　　然后这些单元串行链接形成长的移位寄存器，该寄存器串行输入、指定测试数据输入(TDI)，并且测试数据输出(TDO)串行输出端口成为JTAG接口基本的I/O。移位寄存器由外部测试时钟(TCK)来提供时钟。为了给电路提供激励，测试位移入到寄存器中。即所谓的测试向量。

　　为了监测进行测试的电路，对电路的状态进行采样，并存储在移位寄存器中。然后，其串行移出，其中软件用来将测试模式与所预期的模式进行比较。当在PCB板上使用多个具备JTAG功能的芯片时，每个芯片的串行数据I/O与所有其他部分是串行链，并且最终的结果出现在单一的JTAG接口上。

　　TCK速率与任何系统时钟无关。TCK是独立的时钟，通常在10到100MHz范围内；10、25和40MHz速率是很常见的。

　　除了串入、串出和时钟信号，还提供了测试模式选择(TMS)输入，以及可选的测试复位引脚(TRST)。TMS、TCK、TRST信号用于16-状态的有限状态机，即测试访问端口(TAP)控制器。随着外部二进制指令，其控制了所有可能的边界扫描功能。

　　在图2中的指令寄存器解码了四个强制指令(Extest、Bypass、Sample和Preload，参见下表)中的一个。可选指令为Intest、Idcode、Usercode、Runbist、Clamp和HighZ。

　　当执行Idcode时，对永久储存在32位识别寄存器中的设备识别码进行扫描输出。当运行Bypass指令时，TDI通过1位旁路寄存器连接到TDO。不再需要部分测试时，这就缩短了串行边界寄存器。在某些提供内建自测试(BIST)电路的芯片中，也有结果数据寄存器。该寄存器的输出可以使用Runbist指令来移出。