基于多路移相时钟的瞬时测频模块设计

 　　被测信号为脉冲调制波的载波信号。该信号经过整形放大电路处理后形成脉冲串输入到FPGA的专用时钟引脚。由于电路和器件的影响，脉冲串的头、尾部信号的幅度和频率均不稳定，在FPGA内部表现为频率波动较大，故只能选取脉冲串中间的稳定部分作为测量对象。

　　脉冲包络信号由检波电路提供，作为被测信号的脉冲宽度输入信号。若采用变闸门测频方式，脉宽计数器对每个脉冲包络的宽度进行测量，其脉宽值在脉冲包络下降沿时保存，并在下一个脉冲包络的上升沿之前提供给预闸门计数器作为预闸门计数参考值。

　　该测频方案需对连续波进行1 ms闸门时间的测量，对于400 MHz的标准时钟信号，采用二十位同步计数器对被测信号和标准时钟计数。二十位同步计数器的计数频率可达416 MHz，其最大计数值为1048576，用400 MHz的标准时钟信粤计数，对应的计数时间为2.6 ms。计数器用Quartus6.0软件中的Mega Wizard Plug-in Manager工具包调用ALTERA公司提供的IP核自动生成。

　　4 外围电路设计

　　外围电路包括为FPGA提供标准10 MHz时钟的恒温晶振电路；对输入信号进行放大、整形处理的整形电路；脉冲包络检测电路以及为整个模块提供-5 V、+1.2 V、+3.3 V、+5 V电压的电源电路。

　　本课题测频精度要求为±10-6，振荡器的频率精度至少要达到±10-7，只能选用压控恒温晶体振荡器构建标准频率源。本课题所用晶振为成都星华公司产品，通过仪器内部自带的Allan方差测试软件得到OCXO的秒稳在3.3×10-12，100 s的短稳在4.4×10-12。

　　信号接收机传送来的被测信号振幅通常只有毫伏量级，而FPGA的输入端口一般为LVTTL电平，故需要将输入信号进行电平转换。FPGA的 LVTTL电平格式输入端口的最高频率达到200 MHz，为了能和该频率值相配合，不形成速度瓶颈，采用超高速ECL电平输出比较器ADC-MP563完成信号整形功能，串接电平转换器 MC100EPT25完成差分ECL电平到LVTTL逻辑电平的转换。

　　脉冲包络检测电路检测被测信号的包络线，用于测量脉冲宽度。采用AD公司检波芯片AD8310构建检波电路，对被测信号的检波采用单端输入的方式。上位机用CV18.0构建人机界面。

　　5 仿真结果说明

　　测试方法：分别用Agilent公司矢量信号发生器E4438C和任意波形发生器33250输出信号作为被测对象，用该测频模块对其信号频率进行测量，各计数值通过单片机串口上传到上位机处理软件，该软件通过程序实现式(2)的算法，计算测量频率值。测量结果如表1所示。

　　表1为不定脉宽脉内载波频率测量，闸门时间根据测量开始后第一个脉冲包络的脉宽测量值确定，由于E4438C在产生4μs脉宽时波动较大，故在某些频点实际闸门时间偏差较大。实验表明：系统对脉冲调制波载波测频，在不定脉宽(4μs左右)状态下对中频的测频精度优于±10 kHz。

　　表2为不定脉宽脉内载波频率测量。频率源为Agilent公司的任意波形发生器33250。实验表明：系统对脉冲调制波载波测频，在不定脉宽(≤400 ns)状态下对中频的测频精度优于±30 kHz。

　　6 结束语

　　本文所提出的基于多路移相时钟的等精度瞬时测频模块具有电路简单，性价比高的特点，可用于捷变频脉冲调制雷达脉内测频。最为核心的测频电路完全在FPGA内部构建，输入的标准时钟仅为10 MHz，不仅减小了布线和制板的难度，而且大幅提高了模块的抗干扰能力保证了测量精度。整个测频模块用一块板卡实现，通过测试达到预期效果，证明该设计方案具有很高的实用性。