首页 » 业界动态 » Calibre PERC电气规则检查工具提高富士通芯片可靠性

Calibre PERC电气规则检查工具提高富士通芯片可靠性

作者:  时间:2011-03-23 18:41  来源:电子产品世界

  今天宣布富士通半导体有限公司现正使用Calibre® PERC产品进行电气规则检查从而提高其集成电路设计在投产之前的准确性和可靠性。该产品基于用户制定的规则自动进行电气检测,通过检测和识别芯片在工厂测试、运输和现场工作中可能出现的脆弱易损区域或者严重电气故障来提高芯片的可靠性,以解决客户实际需要。在富士通半导体进行的相关检测有静电放电(ESD)保护电路检查,跨电源域和跨多电源域保护检测,电平转换器检测和优化静电放电(ESD)输入输出模块摆放检测。

  富士通半导体有限公司IP技术开发和生产部技术开发组大规模系统集成技术和产品部总监Masaru,Ito表示,“在以前,我们使用肉眼版图检查和自定义脚本结合的方法去发现那些和ESD保护电路以及多电源域保护电路相关的问题。当然,这是很花费时间的一项工作,并且不是十分可靠。我们发现Calibre PERC的独特功能以及广泛的可编程性使我们能够定义和执行所有我们需要做的检测,并且在适应将来需求方面赋予了我们很大的灵活度。起初,我们使用Calibre PERC作为我们设计技术的一部分,将来我们将扩大使用范围至所有集成电路开发以提升产品整体的可靠性和验证的高效性。”

  “Calibre PERC为集成电路设计者提供了一个全新的工具,通过评估关键电路的几何图形布局和电气性能,以应对在产品可靠性上所面临的挑战,同时大量减少了人工检测的时间和精力,” Mentor副总裁,晶圆设计部门总经理Joseph Sawichi表示,“它的可编程性也给予了PERC能够应用于多电压以及混合信号环境的独特能力,并且伴随着客户的需要不断成长。”

相关推荐

传富士通拟将微控制器芯片业务卖给美飞索公司

富士通  微控制器  2013-05-02

富士通发布新技术智能手机 可“看面相”测心率

富士通  智能手机  2013-03-22

富士通全盘改革半导体业务 与松下成立SoC设计公司

富士通  SoC设计  2013-02-27

富士通半导体获海思半导体策略ASIC合作

富士通  半导体  2013-02-05

芯片制作工艺需追赶世界潮流 加倍努力

富士通  IC  28nm  2012-12-13

富士通半导体明年计划量产氮化镓功率器件

富士通  电源  硅基板  2012-11-21
在线研讨会
焦点