企业 个人 用户名 密码   忘记密码?
站内 站外
风格设定:
论坛 博客 会展
论坛 博客 会展
 
FPGA入门学习心得
作者:esbugofeee    时间:2007-11-12    来源:互联网 
 
       从研一开始接触FPGA,刚开始接触的时候,认为很简单,不就是写写代码就okey了吗?所以混混谔谔地度过了3个月,因为刚开始的时候接触的时比较简单的算法,所以对设计的时序和性能要求不是很高,写写代码完全就可以了,所以从来没有关心底层的东西(底层的手工布局布线),也很少写一些约束文件。可是后来随着设计月来月复杂,才认识到约束文件和底层布局布线的重要性。而这些东西设计的知识面还是比较广的 ,比如数字电路,高速时钟系统,电路工艺方面,系统设计等等。只有底层做好了,才是真正的高手。后来去709所调试板子的时候,有幸遇到一个经验很丰富并且很乐意帮助我们的工程师,她从90年代开始做FPGA,那个时候EDA工具不像现在智能化,她那个时候基本上完全是从底层做起来的,即使到我今年5月份去的时候,她才开始学习语言verilog,绝大部分工作都是自己从底层的模块搭建起来的。和我们的设计相比,她的设计性能更好,代价更小,系统更稳定。那一个月学到的东西,比我读研三年学到的东西更多。下面是自己的一些总结(个人意见,仅供参考):
1 要有对FPGA的兴趣,只有这样才能用最大的热情对待它。
2 要有对数字系统设计比较全面的把握,reg ,ram,counter,fifo,dsp,uc......
3 最好能有一个具体的项目(最好复杂一些,对系统的性能要求高一些),这样才能有的放矢,有压力才有动力。
4 找一个好的老师
5 重视底层,即使你的系统性能可以满足要求,也尝试着从底层进行一些开放和优化
6 多看看别人成功的例子,拓宽自己的视野,没事的时候到FPGA论坛(http://www.edires.net/bbs/)逛逛。帮助他人也是帮助自己。
7 对要求实现的算法或者系统有一个清楚的认识
标签:  verilog  布局布线  FPGA


  发表评论

昵称: 验证码:
内容:
 
相关新闻
 · 基于异步FIFO实现不同时钟域间数据传
 · ST-BUS总线接口模块的Verilo
 · 一种新型异步FIFO的设计
 · SpringSoft发表新版Verdi
 · verilog设计经验点滴
 · 一种基于FPGA的准单输入调变序列生成
 · FPGA入门学习心得
 · 基于Verilog HDL的FIR数字
最新资讯
 · 便携电子产品电源测试的理想选择--吉时
 · 各种白光LED驱动电路特性评比
 · GPS技术在ITS的发展中得到了广泛的
 · 电子工程师心声:销售与我无关
 · 关于你的一生--IT人职业规划
 · 通过自适应曝光校正技术来改进拍照手机的
 · 嵌入式操作系统Nucleus下触摸屏驱
 · 模拟器件将投产手机3轴加速度传感器
 
  站内 站外
  Copyright(C)2008 Electronic Design & Application World All rights reserved.  《电子设计应用》杂志社 版权所有
联系电话:(86)10-66421136 66421836 66423836   传真:(86)10-66423936   京ICP备05012822号