企业 个人 用户名 密码   忘记密码?
站内 站外
风格设定:
论坛 博客 会展
论坛 博客 会展
 
TCI发布新型TSMC 65nm锁相环和延迟锁相环系列硬核
作者:    时间:2007-01-11    来源: 
 
      

模拟和混合信号知识产权(IP)供应商True Circuits公司(TCI)近日推出新款已经硅认证的TSMC 65nm锁相环(PLL)和延迟锁相环(DLL)系列硬核,适用于高速时序应用。TCI已对那些在其产品中整合了该IP的客户进行了授权,这些产品将在2007年付运。TCI还与其它领先硅代工厂和IDM就对采用其65nm工艺生产的PLL和DLL的porting和硅测试展开密切合作。

TCI采用65nm工艺生产的PLL和DLL设计均基于TCI业界领先的模拟时序电路,此模拟时序电路已在由不同代工厂和IDM采用0.25um至90nm工艺生产的上百款消费产品中得到应用。

采用65nm工艺为TCI新推出的PLL和DLL硬核的亮点,TCI将继续和其它核心合作伙伴和客户就测试芯片和产前样品的开发和硅验证共同努力。

标签:  TSMC


  发表评论

昵称: 验证码:
内容:
 
相关新闻
 · Altera携手TSMC提升90nm产
 · 以领先技术助力产业链协调发展
 · TCI发布新型TSMC 65nm锁相环
 · Cadence认证的RF技术用于TSM
 · 争霸32位MCU市场,巨头上演巅峰对决
最新资讯
 · GSM/GPRS功率放大器
 · 标清多路解码器芯片
 · 德州仪器推出单电源自动归零传感器放大器
 · ST推出身份证先进控制器
 · 坚固耐用的塑封器件
 · 面向电脑等的DC/DC转换器
 · 32通道微弱电流信号放大集成电路
 · ADI公司的高速多通道模数转换器
 
  站内 站外
  Copyright(C)2008 Electronic Design & Application World All rights reserved.  《电子设计应用》杂志社 版权所有
联系电话:(86)10-66421136 66421836 66423836   传真:(86)10-66423936   京ICP备05012822号