| |
| 系统内可编程时钟提高设计灵活性和便携性 |
| 作者：计时解决方案部产品经理 Rami Sethi 时间：2006-10-14 来源:IDT公司 |
| |
先进电子系统的功能与特性的整合在持续快速发展，这导致了目前时钟网络设计中的许多主要障碍。为满足各种芯片和接口在频率、IO和性能方面对时钟的需求， 经常需要既没有灵活性，也不具备便携性的非常精确的执行。最终的结果往往是一个由多个分散的振荡器和缓冲器组成的支离破碎的解决方案，只要系统要求不改变，它就可以工作。这种方法会使物料成本（BOM）、库存管理和设计资源的成本居高不下。
进入新的多PLL时代，可编程时钟通过采用I2C和JTAG这样的行业标准接口，加上非易失性存储器就可以达到解决这些挑战的目标。通过通用接口实现系统内设计和测试的器件，将时钟网络设计从一项沉闷、困难的硬件工作转变为优雅和灵活的软件方式。设计者现在可以加强多项功能，例如频率生成、I/O编译，以及通过简单的软件工具将频谱调制扩展为一个适于应用的基于PLL的集成电路。另外，它还具有在设计、生产或终端产品的生命周期的任何阶段配置和重新配置这些器件的能力，可以实现极限设计、IP重用和现场升级。
开发和制造成本是大多数系统设计的关键，而可编程时钟可以为关注成本的设计者提供有形和无形的利益。通过将时钟树功能整合在一个单芯片中，可以显著减少器件的数量，从而立即降低总物料成本。另外，极限频率等技术容易与可编程时钟一起使用，能减少电路板修改或重新布线产生昂贵支出的可能性。无形的收益包括设计的重复利用及简化配件管理。可编程时钟就像能跨越多种平台的利剑，可减少所有与定制化时钟树有关的隐含成本，如设计和元件规格方面的工作。对采购经理来说，因大规模经营而得到的经济效益非常明显。
IDT5V9885是创新的可编程时钟系列中的最新产品。它基于创新的3PLL架构，包括超高分辨率的预定标器、乘法器和输乘法器，对任何需要时钟频繁转换或多重时钟域的系统都很理想。VCO范围高达1.1GHz，几乎来自单一输入频率的任何时钟缩放比率组合都是可能的。另外，如可编程扩展频谱生成和无干扰输入转换等先进的特性，为那些重视电磁干扰(EMI)和时钟冗余的设计者提供了极具价值的工具。
该器件的硬件和软件工具都已上市，包括评估板、程序包和一个基于图形用户界面的软件平台。该平台能将设计者的顶层时钟快速编译成一整套器件设置。这个易用的软件工具有助于复杂时钟树的快速执行，可潜在地节省与分立解决方案相关的研究和设计工作所需的时间。
IDT还提供帮助设计者开发时钟树的专门设计服务。这个程序称为Arbor Program，这个流程从设计者与IDT的销售代表或应用工程师花10到15分钟讨论他们的设计需求开始。不需要客户付费，IDT就可以生成一个适合这些需求和条件的自定义时钟树。
|
|
|
|
|
