| |
| 智原科技miniIP平台新增ROM与SRAM内存编译器 |
| 作者： 时间：2006-08-21 来源: |
| |
智原科技，ASIC设计服务暨IP研发销售厂商，日前宣布新增两个内存编译器(memory compiler)到其广受欢迎的miniIP平台。智原科技的miniIP平台是专为满足超低耗电及芯片面积微缩等需求而设计的组件库(Cell Library)及硅知识产权(Silicon IP)平台；此次推出的超低耗电miniRAM随机存取内存编译器(Single-Port SRAM Compiler)及miniViaROM只读存储器编译器(Via ROM Compiler)所产生的嵌入内存组块，与同一制程的其它产品相比，能在不减损性能的情况下，降低AC功耗达70%，并缩小13%的面积。
系统单芯片(SoC)中内置的内存组块的数量及面积正与日俱增，成为芯片中耗电最大与成本最高的部份。根据一份ITRS的研究报告，在2008年之前，系统单芯片中嵌入内存的面积，将由目前的50%增加到超过80%。有鉴于此，智原科技特别投入大量的人力及资源重新设计内存架构，提高嵌入式内存存储区的密度，使得芯片中的内存组块在不牺牲性能的前提下，仍能显著缩小芯片面积与减少耗电。
智原科技硅知识产权研发暨业务协理王心石表示，“智原科技的miniIP平台自推出以来已获得广泛的客户采用，目前市面上已有多项影音及多媒体产品中的芯片是采用智原的miniIP平台做设计。本次推出的RAM与ROM内存编译器将协助客户进一步降低芯片中的内存耗电及所占面积，协助客户达到降低芯片成本以及延长最终产品电池续航力双重成效，提升市场竞争力。
智原科技本次推出的miniRAM(FSA0A_D_SL)及miniViaROM(FSA0A_D_SP)均采用联电(UMC)0.18微米GII逻辑制程，目前已经可供客户立即采用。智原miniIP平台中的其它组件包含：miniLib标准组件数据库(Standard Cell Library)，miniIO一般用途I/O，miniPLL锁相回路(Phase-Locked Loop, PLL)以及miniROM扩散层可程序只读存储器编译器 (Diffusion ROM Compiler)，目前已有多家ASIC及IP客户使用，且在联电0.13微米与0.18微米逻辑制程中量产成功。
|
|
|
|
|
