站内 站外
首页| 新闻 | 市场 | 专题 | 产品 | 日经电子 | 访谈 | 技术文章 | 解决方案 | 技术热点 | 新手园地 | 黄页 | 下载 | 人才

首页 > 产品 > 新品速递
飞思卡尔八核微处理器重新定义了嵌入式多核处理的最高标准
作者:    时间:2008-06-21  来源:    

飞思卡尔半导体推出QorIQ P4080多核处理器,一个旨在为嵌入式多核空间中的性能、功效和编程性设定新标准的非常先进的八核通信处理器。

P4080多核处理器是飞思卡尔新QorIQ产品线的标志性成员,基于45纳米处理技术。它集成了增强的Power Architecture™内核、三级缓存分层、创新CoreNet™片上结构和数据路径加速,可在最大30W的功率电路内提供卓著性能。

“我们的新QorIQ P4080处理器既满足了大幅提高性能的需求,又不会为开发人员带来复杂性,”飞思卡尔高级副总裁兼联网和多媒体集团总经理Lynelle McKay表示,“我们全面地考虑了第一代多核器件的问题,我们发现,P4080就是解决问题的答案。通过提供突破性技术,并与合作伙伴深入合作,我们能够确保客户拥有利用我们架构所提供的优势所需的一切。”

QorIQ P4080能够并行处理控制平面、数据平面和应用层的处理任务,它非常适合于联网、电信、工业、军事和航天领域的一些应用,如交换机、企业和服务提供商路由器、接入和媒体网关、基站控制器、无线网络控制器(RNC)和通用嵌入式计算系统。

“多核通信处理器很好地克服了当今网络所面临的巨大挑战,即管理功能丰富的带宽密集型服务需求而带来的日益增长的复杂性和流量聚合,”IDC高级联网、宽带和存储分析师Aileen Arcilla表示,“而多核器件在一粒芯片上集成控制平面、数据平面和应用处理任务、同时在低功率水平上优化性能的能力将有利地推动嵌入式多核市场的发展。”

实现卓越性能的架构要点
P4080 SoC内置八个增强型Power Architecture® e500mc内核,目标直指1.5 GHz 的最高频率。每个内核都有其自己的专用128KB L2后端缓存,并能够接入2MB共享前端L3缓存。完全的处理器独立性(包括启动和重置各单个e500mc内核的能力)是该器件最显著的特征。内核可以作为八个对称多处理(SMP)内核、八个完全不对称多处理(AMP)内核,或者它们也可以SMP和AMP组的组合且以不同程度的独立性进行运行。此外,内核还能够运行不同操作系统(OS)或者在无OS情况下运行,为用户提供了在控制、数据路径和应用处理间进行分区的极大灵活性。

整体性能通过数据路径加速架构(DPAA)得以增强,而DPAA同时又提供高联网性能,降低软件复杂性。该加速架构与内核一起,管理分组路由、安全、服务质量和深度分组检测,让内核把注意力集中到增值服务和应用处理上来。由于消除了其他多核方法中常见的一些与共享总线/共享存储器架构有关的总线争夺、瓶颈和延迟问题,CoreNet结构因此也提高了性能。

QorIQ P4080内置各种令人印象深刻的高速I/O技术,包括2个10-Gbps以太网(XAUI)控制器、8个1-Gbps以太网 (SGMII)控制器、3个运行在最高5GHz频率上的PCI Express v2.0 控制器/端口、2个运行在最高3.125GHz频率上的串行RapidIO® 1.2控制器/端口。

 
解决嵌入式多核时代的开发问题
为了加快应用开发,实现多核器件的新可视性水平,飞思卡尔与模拟软件公司公司Virtutech结成战略伙伴,创造出世界上第一个混合模拟环境。该环境把Virtutech的Simics™模拟器的快速功能模式和QorIQ P4080处理器平台的详细性能模式结合起来。甚至是在第一个硅出现之前,开发人员便有了模拟环境,在该环境中,一切都是确定的,一切都具有可视性,一切都可以控制,一切都没有现实世界的硬件限制。采用该混合模式,开发人员可以对内核和代码进行分区,执行“what if”场景。他们可以部署和运行操作系统,开发、调试和测试软件。该环境还允许软件开发人员对他们的驱动器、中间件和应用代码进行性能调整。

此外,飞思卡尔在QorIQ P4080中设计了一些支持高级调试的功能,同时先后与生态系统合作伙伴合作,确保能够充分利用这些功能的工具的可用性。这些功能包括基于Aurora的高速追踪、Nexus追踪、综合指令追踪、监视点触发、事件间触发、性能监视和Power ISA定义的其他一些调试功能。这些功能支持实现复杂交互的最大可视性所必需的动态调试,而复杂交互可能出现在运行在不同内核上的任务之中。

通过嵌入式hypervisor(旨在让系统开发人员确保运行在任意CPU上的软件只接入已经获得明确授权的资源,如存储器、外设等),QorIQ P4080还把硬件分区提高到一个新水平。该嵌入式hypervisor通过隐藏计算资源的物理特征元件,简化了开发。它有助于实现多个单个操作系统的安全、自治运行,允许它们共享系统资源,包括处理器内核、存储器和其他片上功能。Hypervisor还包括分布式外设接入管理单元,为系统中的所有总线提供地址转换和接入控制。

标签:  飞思卡尔  八核
  发表评论
昵称: 验证码:
内容:
 
  相关新闻
·飞思卡尔推出体积小巧的高性价比DSP
·PMP技术大战拉开序幕 高性能便携式多
·飞思卡尔、飞利浦和意法半导体进一步扩展
·飞思卡尔庆祝PowerQUICC通信处
·飞思卡尔与Icron使用超宽带取代US
·飞思卡尔利用模块化参考设计扩展Adva
·天津工业大学与飞思卡尔半导体共建研发中
·飞思卡尔以数字权限软件巩固在便携式音频
  最新资讯
·Vishay 推出新型整合功率光敏可控
·SAFC HITECH™相变记忆体
·恒温输出温度传感器IC
·具有限流功能的高精度过压保护器
·TDK 新建最先端大型高性能电波暗室
·Fox Electronics 推出X
·NEC电子推出新款可支持无线USB2.
·开关模式 USB 电源管理器
Copyright(C)2008 Electronic Design & Application World All rights reserved.
《电子设计应用》杂志社 版权所有
联系电话:(86)10-66421136 66421836 66423836 传真:(86)10-66423936
京ICP备05012822号