除了在运行时间、功耗降低以及设计结果质量等方面实现显著改善之外，ISE 设计套件 11.1 还可提供完整的工具链，能为赛灵思目标设计平台（基础层、领域专用以及特定市场）的各种顶级用户配置文件（领域专用群体：嵌入式设计人员、DSP 设计人员、系统设计人员以及逻辑／连接设计人员）提供设计方法支持。
新套件使嵌入式与 DSP 流程实现了更紧密的集成度，将设计方案高度集成在一起，在单个系统中包含嵌入式、DSP、IP 以及用户模块等。为充分满足用户的不同需求，ISE 设计套件 11.1 可为各种设计人员提供专门的服务，适用于按钮式用户(push-button user，这一群体的一个最基本特点是希望用最少的工作量或知识就能够完成设计)及至熟悉传统 ASIC 工具流程的经验更丰富的设计人员。
完整的专用设计方法环境不仅能优化设计进程，便于迅速启动设计工作，同时还可消除项目后续阶段的设计障碍。用户不必选择 ISE Foundation 等基本设计环境，而可以采用一系列开发选项取而代之，从而找到适合其设计需求的最佳专用方法和 IP，满足特定目标设计平台需求。
ISE 设计套件 11.1 是赛灵思目标设计平台发布历程中的重要里程碑，其为领域专用设计方法提供了完整的设计解决方案，能满足赛灵思目标设计平台的要求，并针对基础层和领域专用工具、技术以及 IP 进行专门的改进。针对上述各种设计方法，ISE 设计套件 11.1 推出了全新的特性以及简单易用的增强技术，不仅能加快设计完成的速度，同时还可实现最佳的设计结果。上述改进均充分吸收和借鉴了包括赛灵思客户等在内的业界反馈信息，从而确保 ISE 设计套件 11.1 能高效解决最常见的设计障碍，进而帮助设计人员集中精力创建增值应用并推出极富竞争力的差异化设计。
因为软件与 IP 开发不是免费的。所有企业均须承担固定开支，我们拥有 500 多名软件与 IP 开发工程师。如果我们免费提供软件，那么就必须提高芯片的价格以分摊整个开发成本。这样，我们大量的客户将不得不负担这些开发成本，这对客户来说是不公平的。我们的目的不是以软件和 IP 赢利，而是通过收费来确保所有客户的利益公平化。
ISE 设计套件 11.1 的相关产品及版本目前均通过 Acresso Software 公司的 FLEXnet Publisher 进行许可证管理。赛灵思所采用的这种 EDA 业界标准化许可证解决方案能为 ISE 设计套件用户提供更高的灵活性。
现在产品的许可证可通过不同的方法获得，能最好地满足用户需求。“结点锁定”许可证是指限于单个设备的许可证，可提供低成本的解决方案。与此不同的是，“流动”许可证能让多用户在多个不同位置（甚至在全球范围内）访问软件，即实现了单个许可证的流动访问使用，也可实现低成本的解决方案。此外，设计人员现在还能更好地跟踪许可证的使用情况，以确保其符合最终用户许可协议的要求。
6.ISE 设计套件中包括哪些新型 IP 内核？
ISE 设计套件 11.1 版本中提供了众多全新的 IP 内核。
数学函数：
Multiply Adder v2.0 —— 执行两个操作数的乘法，并采用 XtremeDSP™ 解决方案切片将完全精确的乘积与第三个操作数相加（或相减）。
Multiply Accumulator v2.0 —— 接受两个操作数，即一个乘数和一个被乘数，获得的乘积用 XtremeDSP 片加上（或减去）上一个结果。
视频和图像处理：
Color Correction Matrix v1.0 —— 高度优化的常量系数矩阵乘法核心，使用 XtremeDSP 切片校正视频数据流的色彩；
Color Filter Array Interpolation v1.0 —— 高质量硬件块，插在 RAW 传感器数据和 RGB 色域之间；
Defective Pixel Correction v1.0 —— 针对“实时”运算优化的 IP，可根据相邻像素用内插值自动检测并校正缺陷像素；
Gamma Correction v1.0 —— 经过全面检测和优化的硬件块，可操作每个像素的值，从而实现伽玛调节；
Image Processing Pipeline v1.0 —— 具备丰富特性的专用硬件内核，经精心优化可从 CMOS/CCD 传感器通过既定的一组参数自动生成图像；
Video Scaler v1.0 —— 高质量扩展解决方案，可实施多相和线性插入等多种设计方案，从而实现上下缩放扩展。
此外，ISE 设计套件 11.1 还显著改进 Xilinx CORE Generator™ System，其中包括：
通过选择“仅与选定部件兼容的 IP”查看所选器件系列的 IP 内核支持；
生成 ISE 项目文件，以协助项目浏览器（ Project Navigator）中 IP 内核的集成和管理；
选中的视频和图像处理内核可生成“EDK Pcore”，以便在 Xilinx Platform Studio 项目中集成和管理 IP 内核；
以下 IP 内核具有自动将内核更新为最新版本的功能：Adder Subtractor、Accumulator、Binary Counter、Block Memory Generator、Complex Multiplier、CORDIC、Multiplier 以及 RAM-based Shift Register 等；
能借助不同于最初生成内核所使用的项目设置重新生成所有 IP 内核。
AccelDSP 合成工具如今可在 VHDL 生成过程中充分发挥 CORE Generator 系统的 LogiCORE 作用。每个操作符均针对目标器件进行了优化。这一进程确保了至目标硬件资源的映射。这样，与 10.1 版本相比，11.1 设计套件不仅将 Fmax性能提升 1 倍，而且还可提高性能并减少面积操作符。借助 ISE 设计套件 11.1，System Generator for DSP 工具除能在 Microsoft Windows 上运行之外，还能在 Linux 上运行。