>

首页 >ch365;cpld;ide

博物馆智能防盗保护器系统设计

嵌入式同步时钟系统的设计与实现

嵌入式同步时钟系统的设计与实现

列车车载GPS智能里程表的网络化设计

PCI总线至UTOPIA接口控制的CPLD设计实现

2004-11-02

利用Matlab和Simulink对DSP进行系统级的设计方法

用CPLD和外部SRAM构成大容量FIFO的设计

Actel推出全新版本Libero™ 集成设计环境 (IDE)

1999-11-30
在线研讨会
焦点