浮点乘法器

首页 >浮点乘法器

摘　要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码，和Wallace 树结构, 提高了乘...

浮点乘法器 Boo th 算法 W allace 树波形仿真 2006-12-03

在线研讨会

焦点