莱迪思低功耗的CPLD 器件系列将其可编程解决方案拓展至便携式电子产品市场

在系统可编程（ISP™）逻辑产品的发明者－莱迪思半导体公司（纳斯达克代号：LSCC）今天正式宣布其1.8伏 ispMACH® 4000Z CPLD 系列的第一个产品即刻问世，这标志着业界最低静态功耗新标准的产生。ispMACH 4032Z是最初的三个跨越从32至128个宏单元的ispMACH 4000Z系列中的第一个器件。这些具有突破性的器件静态电流功耗极低（对于一个32宏单元的器件，最差的情况也只有20微安），实现逻辑功能的成本也很低廉，恰好满足了手提及掌控电子产品的需要。新器件系列的静态功耗仅为原先产品的20% ，从而大幅度地拓展了可编程逻辑在手提及掌控电子产品领域的应用范围，为价值为69亿美元的便携式半导体消费品市场及其他对功耗有较高要求的电子产品市场提供了新的可编程解决方案。另外，新器件还将超低功耗与高速运行的特点结合了起来。以ispMACH 4032Z 器件为例，其管脚至管脚的迟延（tPD）为3.5纳秒，时钟至输出的迟延（tCO）为3.0纳秒，建立时间（tS）2.2纳秒，工作频率（fMAX）高达265兆赫。

从传统意义上说，由于掌控及手提产品对于低待机功率和低成本有很高的要求，因而限制了 PLD器件在这些产品中的应用。莱迪思半导体公司负责市场的副总裁Stan. Kopec先生这样说道：“ispMACH 4000Z 器件不仅具备业界最低的静态功率，其成本也很低廉，非常适合被广泛应用在掌控、手提、和其他消费品中。该器件的功耗只有目前的低功耗CPLD产品的五分之一，极大地拓展了可编程逻辑在这些市场上的应用。ispMACH 4000Z 的适用范围包括手机及其外设、传呼设备、GPS 定位设备、PDA 、数码相机、数码摄像机、个人音频设备、便携式医疗仪器、车用远程信息处理系统和无线电、以及工业仪器等。”

业界最低的静态功耗/最快的性能

待机时间对于手提和掌控设备的设计是十分关键的。设计者在设计中总是想方设法去减少与逻辑有关的待机或静态功率，从而延长电池充电或更换的时间间隔。在设计ispMACH 4000Z时，莱迪思采用了广受欢迎的ispMACH 4000的器件结构，重新优化其非易失性E2CMOS的工艺流程，并重新设计了主要的电路元件，使静态功率降低了50倍以上。在商业用途温度范围内，该系列器件最大的静态电流消耗为20至30微安，同时它仍然是业界所有低功耗CPLD中最快的器件。

电源及I/O 标准的支持

ispMACH 4000Z器件的额定电源是1.8伏，但它也可以在向下延伸至1.5伏的电压下工作，以适应某些系统中电池快要耗尽时的电压。ispMACH 4000Z 器件有两个I/O 组块，每个组块具备独立的电源电压，可以分别设置，各自支持LVTTL、LVCMOS 3.3、2.5及1.8伏的输出。器件的输入缓冲器还含有可编程的阈值，可以独立于I/O组块的电压支持上述标准。3.3伏的I/O还将标准中较窄的电压范围加以拓宽，以适应某些系统中电池快要耗尽时的电压值。另外，ispMACH 4000Z器件的I/O是兼容5伏电压值的，这样就可以轻松地连接老式的芯片与接口。

所有ispMACH 4000Z器件都可以通过符合IEEE 1532标准的JTAG边界扫描（IEEE 1149.1）接口实现边界扫描测试和在系统编程。

设计工具

ispMACH 4000 产品系列由莱迪思公司新的ispLEVER™设计工具支持。ispLEVER是莱迪思新一代逻辑器件的设计平台，它通过时序驱动的布局布线和经过优化的综合工具帮助用户快速实现ispMACH 4000Z器件的性能，同时最大程度地利用器件资源。ispLEVER的综合工具来自Exemplar和Synplicity公司，它还通过输入、输出业界标准EDIF网表来实现对其它第三方EDA工具的支持。ispLEVER软件有PC和UNIX工作站两种版本。