莱迪思半导体公司（NASDAQ：LSCC）公布了其新的MachXO系列以及即可获取的最早的两个成员：MachXO256 和MachXO640。这种新一代的跨越式可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用，并且拥有更全面和高成本效率的结构和工艺。通过采用130nm的非易失性嵌入式Flash处理工艺，以及用于逻辑实现的业界标准的4-输入查找表（LUT）的方法，这些新的器件能让系统设计者在单位逻辑功能上降低50%的成本，而且在特性上有了极大的提升。
不仅仅满足于用MachXO器件来处理传统的CPLD应用，莱迪思还在该系列的所有成员中增加了分布式存贮器、一种低待机功耗的睡眠模式以及通过莱迪思特有的TransFR™技术来透明地更新逻辑配置的功能。此外，在较大的系列成员中，增加了对嵌入式RAM（EBR）和锁相环（PLL）时钟电路以及PCI和LVDS I/O的支持，提供了通常仅在传统的FPGA结构中才有的功能。与此同时，还保留了莱迪思前几代CPLD（如流行的MACH®器件）的瞬时上电、单片和高速的优点。
“当我们定义MachXO产品的时候，我们十分注重客户所需的用于实现控制、总线桥接和接口功能的特性，这些功能非常普遍地采用CPLD来实现。”莱迪思市场副总裁Stan Kopec说道，“利用基于查找表结构的效率并且将它与我们特有的高性能Flash加SRAM工艺结合在一起，我们能够在单位功能上极大地降低成本，即便当我们增加了一些在当今桥接和接口功能的实现中所具有的至关重要的特性的情况下。这一点很快就变得显而易见了。”
设计工具及评估板的支持
用于MachXO器件的完整的时序驱动设计包含在莱迪思的ispLEVER 设计工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify综合工具支持VHDL和Verilog设计输入。ispLEVER软件提供了一整套实现、验证和编程工具。
ispLEVER 5.0 Service Pack 1即可从莱迪思的网站上下载。MachXO256和MachXO640器件的评估板可供购买，起始价格为99美元。
应用
MachXO器件适用于多种功能的实现，诸如总线桥接、接口、控制逻辑、时钟管理、电源及复位控制、粘合逻辑、存储器控制以及ASIC和FPGA配置。这些应用充斥多种终端市场，包括汽车、消费品、通信、计算、工业、医疗、军用和网络市场。
获取及定价
640和256器件现在即可获取，1200和2280可望在2005年内出样。对于大批量（25万片），256 LUT的MachXO256器件售价低至1.5美元，而640 LUT的MachXO640器件售价低至2.25美元。