Tensilica推出创新的Xtensa VI可配置且可扩展处理器内核

提供颠覆传统SoC设计方法的可配置处理器技术, 目前该领域全球唯一自动化设计方案的供应商—Tensilica（泰思立达）公司今天发布Xtensa处理器家族的新成员—用于片上系统(SoC)设计的可配置且可扩展的处理器内核Xtensa VI。作为Tensilica公司主要产品Xtensa V处理器内核的换代产品，Xtensa VI着力在3个方面进行改进：首先是使用Tensilica认证的XPRES 编译器从以C/C++为基础的算法自动定制的能力；其次是实现比Xtensa V低约30%的功耗；最后是激活MMU的配置下的高级安全机制通过一个“不执行”位来增强保护功能以抵制恶意代码。

“Xtensa VI为SoC设计者提供了业界最快的、最经济的SoC模块设计工具”，Tensilica公司市场副总裁Steve Roddy说，“通过使用我们最流行的XPRES 编译器，设计者可以在一个小时之内创造出专用的功能模块，它既可以被设计为传统的控制处理器又可以为以RTL为基础的硬件功能模块提供另一个合适的选择，而且这个过程更加迅速且没有验证的烦恼。我们期望这款产品可以显著的拓宽我们的客户基础，因为它可以使时间和资源密集的IC设计步骤全部自动化，并且增加了后端设计的可编程性。我们认为Xtensa VI的推出，对于快速增长的、高容量的SoC市场而言，将具有决定性的意义。”

从C/C++代码自动配置

如 VHDL和Verilog这样的设计语言来手工编写代码来实现硬件，而手工编写代码的方式要花费设计者几个月的设计和验证精力。取而代之的是设计者将用标准ANSI C/C++写的需要优化的原始算法输入到XPRES编译器，结合Tensilica自动化的处理器生成技术，自动的生成一个RTL（寄存器传输级）硬件描述和相关联的软件工具链。

XPRES 编译器自动决定那些函数应该被硬件加速并生成一个全面的针对那些函数的软硬件的解决方案。不需要RTL编码，XPRES 编译器自动的生成所需的RTL代码，这些代码经过架构事先验证为正确的。
生成的硬件模块可以在一个小时以内以一个事先验证的，专为特定应用优化了的Xtensa VI处理器内核的方式电子交付。由Xtensa VI处理器内核架构生成RTL的正确性消除了由手工生成的不可编程模块所带来的验证难题。

XPRES 编译器使设计者能够快速的对不同的配置进行评估，在尺寸、速度和功耗间做出取舍。它同时保留了C代码的可移植性，生成的Xtensa VI处理器可用于一系列相似应用的软件代码。由于自动生成的C/C++编译器与那种特殊的配置相关，所以相似的代码无需修改也能够得到加速。另外，XPRES 编译器也可以用于Tensilica公司的旗舰产品Xtensa LX处理器，也就是说XPRES 编译器的用户可以迅速的在广泛的硬件选择中进行探求，自动寻找最佳的方案。

适用于手持应用的低功耗特性

和XtensaV比降低25-30%的功耗，为此Tensilica公司显著的改善了Xtensa VI处理器的基础架构。而且，由于Tensilica在Xtensa VI处理器中同时采用了细粒时钟选通和粗粒时钟选通两种技术，因此在功耗方面Xtensa VI处理器达到了业内领先水平，完全可以满足手持设备对低功耗的要求。前者在没有需求的条件下关闭掉处理器的小部分的电源，后者则关闭大部分芯片的电源。例如，当一个处理器活动，如一个缓存行（Cache Line）的填充发生时，考虑到有用功耗，处理器生成器自动采用粗粒时钟选通。

高级安全机制

在这个Xtensa处理器家族最新的成员中，Tensilica公司在Xtensa MMU (存储 器管理单元)配置选项中采用了高级安全机制，这一机制与AMD和Intel提供给个人电脑的相类似，除了AMD公司将其称为Enhanced Virus Protection（EVP），Intel公司将其称为eXecute Disable (XD)，业内一般称之为NX即 No eXecute。NX能够为部分存储器提供保护，以使得处理器指令无法在这些区域执行。Xtensa VI的架构使用了Xtensa MMU的全部虚拟存储器能力。在此架构中，Xtensa VI设计中新的安全特性将存储器的一些区域设成边界外（off bounds），从而帮助抵制执行函数中的蠕虫病毒和其它类型的恶意代码。

相信那些打算在Xtensa VI 处理器上运行嵌入式Linux操作系统的设计者会对此特性感兴趣，因为这一特性将被编入Linux操作系统的未来版本中。