Altera Stratix II GX面向为高速串行收发器应用

收发器在无线、联网、宽带、测试测量以及存储市场上的应用日益扩大，需要传送大量数据以及新兴的各种传输协议推动了这种发展趋势。Altera认为，在今后的三年中，单通道收发器协议要求的最佳范围为3.125Gbps~6.375Gbps。基于此，Altera在与Stratix II FPGA相同的突破性架构中集成了高速的串行收发器，推出了满足高速设计需求的90nm Stratix II GX器件。

Stratix II GX器件含有4~20个低功耗收发器，可在整个622Mbps~6.375Gbps数据速率范围内工作。器件中的等价逻辑单元（LE）高达132540个，片内存储器达到6.7Mb，可满足对存储器要求较多的应用。该器件具有易于调整的动态预加重、均衡和输出电压控制，再加上特殊的封装、噪声滤除、优异的接收器灵敏度和稳定的时钟数据恢复设计，保证了最优异的信号完整性，是高速背板接口、芯片之间和通信协议桥接应用的理想选择。
新的收发器内建物理编码子层（PCS）模块节省了宝贵的逻辑资源，简化了设计支持，能够方便实现协议设计。每个收发器都支持多种协议标准，包括PCI Express、串行数据接口（SDI）、XAUI、SONET、千兆以太网、SerialLite II、Serial RapidIO和通用电气接口6 Gbps长距离和短距离（CEI-6G-LR/SR）等。

在Stratix II GX FPGA的架构设计期间，Altera仔细对数据通道和时钟方案进行优化，在多种协议上降低功耗，保持同类最佳的抖动性能。新器件收发器每通道6.375Gbps时，功耗仅为225mW。另外，Stratix II GX在4个区域布置收发器，每个都由2个不同的时钟源驱动，每个时钟源可采用一个高速和一个低速锁相环。这种时钟和PLL组合支持4种不同的数据速率，与采用单个锁相环相比，能够极大地降低功耗。

利用Quartus II设计软件的最新版本，设计人员就可以轻松进行Stratix II GX器件设计。此外，Altera还提供完整的系统解决方案，包括IP、系统模型、开发板、参考设计、信号完整性工具和技术支持等。(五月)