并行ADC采集系统的时间误差测量与校正

摘 要：并行时间交替采样是提高采样率的一种有效方法，但并行通道间的失配将使拼接后的信号成为非均匀采样，严重降低了整个系统的性能。该文在分析并行时间交替采样信号频谱的基础上，给出了时间误差的测量方法，并采用FARROW结构的全通滤波器实现时间误差校正。仿真结果表明该方法能有效提高信号频谱质量，实现了对非均匀采样信号的时间误差校正。

关键词：时间交替采样；时间误差；FARROW结构；校正

引 言

高速数据采集系统在雷达、通信、遥感遥测等领域得到了广泛的应用，它们对采集系统的速度和精度提出了越来越高的要求。由于器件本身的限制，单片ADC很难达到高速高精度的要求，目前常用的方法是采用多片ADC并行时间交替采样来实现高速采样。即利用M片采样速率为f_s/M的ADC进行前端并行逐次采样，后端拼接的技术使整个采集系统的等效采样率达到f_s。该技术从理论上解决了高速采样的问题，但在实际的工程应用上，由于ADC及电路制造工艺不能完全一样，会引入通道失配误差，其中主要是时间延迟不一致引起的时间误差。这种误差如果不加以校正将会严重影响整个ADC系统的性能。本文在分析时间交替采集系统的信号频谱的基础上，提出一种新型的校正时间误差方法。

信号频谱

在理想的情况下，假设每片ADC的性能完全一致，即没有任何误差，这样的采样称为均匀采样，其采样波形如图1。在实际应用中，由于ADC的性能不可能完全一致和采样时钟存在抖动，使得采样过程变为非均匀采样，其采样波形如图2所示。



假设输入信号为x (t)，采样间隔T_s，通道数目为M，在图2中，每路采样时钟波动为△t_k，


时间误差的测量和校正

令

因此，A (l)和e ^-jlrk2π/M/M正好构成一对DFT，即只需对A (l)做IDFT，通过相角就可得到△t_k。得到这个误差参数后，就能设计出全通滤波器对采样后的信号进行校正。现在的问题是如何获取A(l)。假设输入信号为频率f₀的单频信号e^jω₀t (其中ω₀=2πf₀)，其傅里叶变换为：



将上式代入(6)式：



单频信号经过ADC系统采样后，在一个周期内的频谱构成，信号的频谱位置在ω₀处，时间误差引起的谐波位置在lωs/M±ω0，l = 1，2，…，M-1。因此，获取△t _k. 的步骤为：

(1) 选择合适频率f0的正弦信号，f ₀=(1~1/4M) f s，且使得采样点数为N=2ⁿ，对采样序列做N点FFT；

(2) 在频谱中取对应的) A(l)，l∈[0，M-1] ，并分别做M点IFFT；

(3) 然后对M点IFFT结果做模和相角处理得到△t_k，k∈[0，M-1] 。

全通滤波器设计及仿真结果

得到各通道的时间误差后，就可以设计出相应的全通滤波器，Farrow结构是近年来比较新颖的多项式逼近滤波器设计方法。假设用N阶FIR滤波器逼近h_dk(n)，即传输函数为：



若每个滤波器的系数用p 阶多项式逼近，则：


上式相当于z^{- rk}按泰勒级数展开取的前P项，一般取P=3～5，即可满足要求。因此可以得到如图3所示的全通滤波器结构。其中C_m(z)的结构如图4所示。用正弦信号作仿真，取，f=50MHz，f _s= 400MHz，M =2，△t₀ =0， t₁ =△0.01T_s。两路ADC采样后直接拼接后的频谱和校正后的频谱如图5所示。


从图5的仿真结果可以看出，信号的频谱无杂散动态范围从42dB提高到70dB。时间误差在频谱上反应在谐波位置(lωs/ M)±ω0处，经过校正后可以予以消除。另一方面，校正算法采用点数较少的FFT、IFFT运算，补偿时间仅做阶数很少的滤波运算，这些都有利于工程上的实现。

结 论

多片ADC拼接提高系统采样速率是目前采集技术的研究热点之一，在工程实现中通道不匹配是影响系统性能的关键因素，这也是并行系统中不均衡问题的具体体现。本文讨论了ADC交替采样中出现的时间误差，详细分析了非均匀采样的频谱和误差校正方法，仿真结果表明用FARROW结构的全通滤波器能有效校正时间误差，提高系统的性能。