PCI Express交换与桥接构架的优化可提供低成本高性能的系统解决方案

性能的要求和物理层限制已经使并行总线互连架构成为昨日黄花。下一代设计正越来越多地让芯片到芯片 (chip-to-chip)的互连转到串行标准上来。由于上一代PCI-X和PCI架构在目前的计算和嵌入式系统中占有统治地位，基于现有协议的串行标准 PCI Express(PCIe) 已经在互连革命的早期阶段呈现出强劲势头。

除了数量不断增长的PCIe 处理单元和外设芯片，PCIe 交换和桥接器件正在成为解决早期采用者在服务器和存储应用方面遇到的主要系统问题的一个重要选择。为了给连接多系统单元和PCIe域内/外协议提供转换能力，要求交换和桥接器件具有优化的特性设置和架构，以保证它们满足对转换到串行互连架构的性能和系统成本目标的需求。

高性能互连需求

目前的并行协议，例如 PCI-X 和 PCI，面临着为了维持系统需求的高数据传输速率，需要通过常规的系统设计和电路板布局技术提供有效的运算和外设资源的严峻挑战。总之，它们在增加交换速度、减少距离或布线长度方面都到了山穷水尽的地步。在速度和性能方面无止境的需求，以及由对电路板设计和布局越来越多的投入所导致的不断增加的系统成本和上市时间问题，共同推动着设计转向串行互连技术。

高速串行互连解决了关键的性能、功耗、布局和成本问题。由于采用单一数据流传输时钟和数据信息，串行互连可在实现极快传输速率的同时，不必担心由于线路长度或负载不匹配导致的传统的时钟到数据或引脚到引脚相位差问题。由于采用了串行的、点对点的互连，能够以非常高的数据速率进行传输，一个单串行连接能够承载以前需要大量数据线和相关时钟及控制信号的数据量。这使需要的引脚数和电路板布局的复杂性相对减小，从而降低了系统成本。

PCI Express的出现和早期应用

建立在PCI 和 PCI-X 基础之上的 PCIe 已经在设计师向串行互连架构转移的早期市场得到了公认。因为每个连接可提供带宽高达16 Gbps的高性能、点对点串行互连，PCIe 正迅速成为需要高性能的服务器、工作站和存储应用的事实上的互连标准，而且如同PCI-X和 PCI 的采用过程一样，已经准备好进入通信和嵌入式应用市场。

虽然PCIe 外设和处理器体系为下一代系统架构提供了关键的构建模块，交换和桥接解决方案的出现还是丰富了整个生态环境。这些解决方案同时解决了一系列关键课题，如为了优化匹配昂贵的运算资源和协议转换，使高性能的基于串行运算的单元与上一代外设进行连接（反之亦然）的外设和 I/O 连接性扩展。对系统拥有深刻理解的供应商能够提供可以解决这些问题的优化的 PCIe 产品，以及高性能、高性价比的解决方案。

针对 I/O 扩展和资源效率的 PCI Express 交换器

虽然，在“北桥”中的高性能串行连接芯片组和系统 ASIC能够充分支持今天领先的处理器，然而这些资源经常受到限制，且很少可以满足当今服务器和存储应用中对高性能 I/O 外设的系统需求。在那些 I/O 和外设连接性需求超过北桥资源的系统中，系统设计师面临着两难的抉择。增加北桥器件可提供所需的连接性，然而系统成本的增幅无法接受。如果为可用的北桥资源匹配 I/O 插槽和外设，就会导致处理资源无法充分利用，并且限制了系统的灵活性、功能性，最终难以为市场所接受。图1描述了一个一流的解决方案。采用PCIe 交换器有助于使北桥端口实现多外设或插槽的扇出。

图1

PCIe 交换器可将有限的北桥资源分配到多个 I/O 端点，并可充分利用可用带宽。PCIe 交换器可使北桥以更小的带宽需求连接分享或共享多个资源。另一种选择是，交换器可使单个北桥端口的过量传输，为下游端口提供全部可用带宽，以实现管理突发或非持续性传输模式的设备或插槽间的有效负载平衡。

在 PCIe 互连架构上增加交换单元的缺点是，这些附加的元件潜在地增加了系统成本，并且会引发电路板空间不足的问题。针对目标应用优化的有效的交换架构能够减少这些问题的影响。在服务器系统中，如图1所描述的例子，PCIe 交换器可以扩展、共享和充分利用有价值的北桥资源。这种扇出交换方法可转变为以下例子中的架构优化和优势。首先，该系统需要一个单上游端口对多下游端口的交换。通过设定一个固定的上游端口和为下游单口配置其余的交换端口，可大大改进交换核心架构的复杂性，使芯片的利用更为经济；其次，数据流几乎总是（90%或更高）从上游端口到下游端口和从下游设备到上游端口流动。下游端口（直接在 I/O 间传输）间的对等交换只占传输量的很小部分。在一些新兴系统中，禁止下游端口间的对等交换正在成为理想的需求，这样可防止对等端口间的数据失效，并可实现数字版权管理，从而确保不存在基于收入的数据的对等分配。与列举的上游和下游端口相关联的是，对从上至下和从下至上的端口传输的优化模式，可优化交换核心资源，减少这些路径的等待时间。另外，减少了对等性能方面的优先级可在器件中省掉缓存及其他昂贵的、性能驱动的结构。实现这些重要优化的器件在 PCIe 通道只增加少于200纳秒的延迟，同时，只需为附加的北桥器件付出很少的成本即可全面提升I/O 和外设的性能。

用于协议转换的PCI Express 桥接器

虽然基于 PCIe 的处理器体系已经越来越多地为服务器和存储应用所采用，外围设备对 PCIe连接性的转换仍然不是非常普遍。另外，除了器件的可用性因素外，将给定的服务器或存储平台转换成 PCIe 还可能受到其他因素的限制。存储应用为这种“滞后现象”提供了很好的例子，并突显出对前向和后向桥接形式的协议转换的需求。

图2是一个前向桥接系统的例子。在这个配置中，无论是来自北桥或交换元件的 PCI 连接，都需要转换成并行的 PCI-X 和 PCI 协议，以支持外设的连接性。在当前的许多存储应用中，系统对增加容量和减少搜索时间的要求迫使系统构架师选择最新、处理能力最强的元件。正如我们前面讨论过的，与这样的处理器相关的芯片组已经转而采用高性能 PCIe 互连。然而，由于一些经济方面的原因，主要存储系统的外围设备，如光纤通道主机总线适配器 (HBA)，仍然没有转换为串行连接。在这样的系统中，高性能处理器体系和基于 PCI-X 的HBA 都是不进行本地通信的系统单元中无法替代和必须使用的。为了解决这个问题，一种从 PCIe 到 PCI-X 的桥接解决方案应运而生了。

图2

虽然一些外围设备，如前面讨论过的 HBA，已经在 PCIe的应用方面滞后于业内领先的处理器，其他存储外围设备已经显现出内在的串行特性，并开始采用 PCIe 互连。串行 ATA (SATA) 磁盘控制器就是这种已经投放市场的存储系统单元之一。市场对这些高性能磁盘的需求正迫使一些处于产品生命中期的存储应用不得不进行升级，以促进在其晚期的销售。由于这些系统的 CPU 体系的软件和硬件设计的复杂性，升级周期将不可能对处理器进行升级。在许多这样的系统中，处理器到外围设备的互连采用了 PCI-X。在以上情况下，所需的处理器和外围设备需要一个桥接元件进行通信。图3是后向桥接系统的一个简化的例子。

图3

在系统架构上增加桥接器件解决了协议转换的首要问题，然而这些器件的增加产生了与交换器情况相同的基本缺点——附加的元件影响了性能、增加了系统成本，并导致了电路板空间不足的问题。关键架构的选择和优化有助于减小对系统性能和成本的影响。例如，虽然PCI-X 和 PCI 是基于总线的互连标准，但互连处理器和高性能 I/O 对高带宽的需求可限制点对点互连的使用，以防止外设由于总线冲突而堵塞并保证信号的完整性。针对高带宽需求、支持复杂的总线管理和仲裁逻辑设计而优化的PCIe 到 PCI-X/PCI 桥接器，可以改进和优化连接并行端口的单一外设的点对点应用模型。这样可以在减少芯片面积和成本的同时获得更高的性能。

除了要将重要的系统规范要求与桥接器的设计结合起来，系统设计师还要做出重要的选择来构建一个能够支持广泛产品系列形式和功能，为其协议转换需求提供一个最合适的解决方案。同时支持前向和后向桥接的器件虽然增加了设计的复杂性，但是可以在众多应用中使用。为 PCIe 和 PCI-X/PCI 端口提供的不同性能等级的产品系列有助于最有效地利用系统资源并降低成本。由于协议转换需求将可能在多代产品或平台中出现，对系统配置的选择可能是协议桥接器设计中最重要的优化工作。

未来的采用和应用模型

由于涉及多种技术，需要串行互连的高性能计算应用、服务器和存储应用的性能需求已成为采用 PCIe 的推动力，并推动着 PCIe 生态系统的发展。当在未来18到24个月中重新设计更长生命周期的产品时，将开始采用通信和嵌入式应用，并可利用更多可供使用的 PCIe 系统单元。

据估计，虽然基础 I/O 扩展和协议转换需求仍将存在，但预期通信和嵌入式应用将采用新的应用模型，并将需要特定优化的产品形式，以实现高性能、最佳性价比的系统。那些将自身系统知识、灵活的架构和设计实践整合在一起的、可提供优化解决方案的芯片供应商将获得成功。