一种基于FPGA实现的单芯片VVVF控制器设计

摘要：基于EDA技术，利用Altera公司的QuartusII软件及EP1K100QC208-3芯片，实现了一种基于FPGA的恒压频比控制器。U/f曲线可依不同的要求设定，IGBT的死区时间可任意调整。该设计完全可以用于高性能电机驱动和变频电源或者与其它处理器配合使用。另外，该设计可转换成IP核，从而应用于其它领域。仿真与实验分析结果验证了该设计的可行性。

关键词：SPWM；VVVF；控制器；FPGA；IP核

引言

当前，在电机控制器中应用最多的是单片机或通用DSP。而采用基于FPGA架构有着明显的优点。MCU是通过API获得多样性；而FPGA是通过可重新配置来实现的，从而具有高速、相当稳定的作业。DSP的出现使得运算速度提高了一个档次，但无论如何用软件实现总是不如硬件执行得快，在实时性要求高的地方还是不能满足需要，这就限制了整个系统性能的进一步提高，而且软件的开发周期比较长。

国外已公开发表了很多电机控制器集成方面的文章，诸如基于矢量控制、直接转矩控制的控制器已经可以用单片FPGA或CPLD实现。国内的研究工作总的来说开展得还不够深入。但毋庸置疑，这将是今后一个很有前景的发展方向。

本设计所应用的U/f控制，在控制构成上是最简单的一种控制方式，调整因素少，不选择电动机，通用性优良。

图1　VVVF系统功能与原理框图

数字电路设计及其硬件实现

设计的变频调速系统的功能与原理框图如图1所示。主要包括三相六路PWM波形发生器电路、外围接口电路、复位电路、保护电路、和芯片内部存储器等。复位脚低电平有效，当其输出为低时，六路PWM输出为低电平，所有的内部计数器置零，瞬时基波频率置零。速度由频率设定脚确定，该脚输入8位数据，实现设定基波频率的改变。过流信号输入脚为高电平时，封锁三相六路PWM输出信号。

SPWM控制器设计
SPWM控制器是整个VVVF控制器设计的核心部分。采用不对称规则采样法。其中每个单元都是用VerilogHDL进行描述的，并在Quartus环境下通过了编译和仿真验证。

该电路的设计可以分为4大部分： 同步单元、存储单元、占空比计算单元、输出单元。其功能框图如图2所示。其中clk和reset分别是时钟和复位信号；start是起停控制信号；H是位置角采样值；dirord为转向控制信号；M是调制比；Tt为载波频率设定值；deadtime为死区时间设定值；sync为采样脉冲。

图2　SPWM控制器功能框图

调速的实现
所设计变频控制器采用分段同步调制，主要针对工频以下的调速，载波频率可达20kHz以上。

当应用开关频率较高的功率器件，如IGBT，存储分辨率较高(如本设计中正弦表格存储1020个值)的情况下，在最低开关频率的限制范围内，采用同步调制，调速平滑。尤其在较接近额定频率的部分，可以得到很好的效果。为了使输出波形尽可能的接近正弦波，保持载波比N=510，开关频率与输出基波频率存在确定的比例关系，进而可以导出三角载波周期包含的时钟数pwm_Tt(与晶振频率有关)和频率设定值之间的关系。

调制比M与指令频率f有确定的关系，可由所要求的U/f曲线来确定。而U/f曲线可由用户设定，编程于片外EEPROM，通过串行口送给片内相关电路。也可与单片机相连，实时调节控制该芯片。经过简单的数学推导，易得调制比M与指令频率f有以下确定关系：

其中，M_max为最大调制比，与精度有关，本例中取0.999。f_N是为额定频率，通常取f_N=50Hz。实际设计中，M用一个10位二进制量m表示。

以下确立载波周期(同时包括采样周期)以及调制比同指令频率f间的关系。
载波比510，则：

所选用的晶振频率24MHz，则：

经简单的数学推导可以得到，参数pwm_Tt和指令频率f成反比，其比例关系表示如下：

额定频率fN为50Hz，则调制比M与指令频率f的关系可以表示为：

若m_max=1111111111，则：

而指令频率f由频率设定脚S给定。通过该脚所输入数据的改变，实现设定基波频率的改变。若采用8位的输入，精度可达50Hz/256，约为0.2Hz。则此时频率设定值S与指令频率f间的关系为：

由公式(3)及(6)，则此时pwm_Tt以及m同S的关系可以表示为：

确立了以上关系，便可用VerilogHDL语言编写程序。

死区时间设置
死区时间设置部分由死区计数器和一些组合逻辑构成，采用饱和计数原理。死区时间的大小根据具体功率器件决定。通过改变死区调节单元的时钟频率就可以实现死区调节。

保护电路
设置的保护电路为过流保护，检测目标是三相逆变桥的公共地线上的电流，防止电路中有短路或负载过重时所产生的大电流。当过流信号保护管脚为高电平时，封锁三相六路波形输出，将六路信号强制为零。

仿真和实验结果

图3为考虑芯片布局布线参数后的SPWM控制器时序仿真结果。仿真时钟频率设为20MHz，开关频率设为20kHz，死区时间设为0.25us，M设为0.999。仿真结果表明所设计电路符合功能要求。仿真定时分析证明，时钟频率最高能达到22MHz。


图3　

经过QuartusII开发软件的编译、适配及布局布线得到VVVF控制器。reset是复位信号，用于初始化(异步清零)，还可以作为起停控制信号；clock是全局时钟输入端；dirord为转向控制指令，该信号为1时，电机正转，为0时，反转；S是频率设定输入端，用于设定输出的频率。

选用Altera公司的EP1K100QC208-3作为下载器件。实验分析时，reset接复脉冲信号发生器；clock接24MHz的时钟信号发生器；dirord接一个拨码开关；频率设定S的输入接8位数字开关组，由对应的BCD拨码开关实现设定频率指令的给定。通过改变拨码开关的值，给出不同的频率指令，从而达到变压变频的目的。

选取任意一相PWM输出，经过滤波，得到基波的输出。谐波分析显示，在接近额定频率的部分，可以得到非常满意的效果。

结论

在三相SPWM控制器设计的基础上，实现了一种基于FPGA的恒压频比控制器，同时给出一些外围接口设计，从而实现单芯片的电动机控制器。针对该VVVF系统进行了实验分析。实验结果表明，该设计能够满足交流电动机变频调速的要求。包括开关频率，死区时间等的参数可以进行在线修改。设计应用的U/f控制变频策略采用的是开环控制，没有进行速度反馈，在速度控制方面不能给出满意的控制性能。但是，这种变频器有着很高的性能价格比，在以节能为目的各种场合和对速度精度要求不太高的各种场合具有很好的应用前景。并且，该设计很容易转换成IP核，从而应用于更为广泛的领域中。