BiCMOS技术在通信领域的研究与进展
摘要:为了促进我国通信用高性能电子电路和各种通信ASIC新产品的设计、研制和应用,本文首先论述了性能卓越的BiCMOS技术的先进性,然后讨论了国外流行的两种BiCMOS工艺制作技术及其特殊考虑,以及在通信工程中的应用电路,最后分析了BiCMOS技术在我国高速通信、信息处理电路和系统(如CPU、SRAM、DSP、SoC和数/模混合电路等)中的应用前景和发展趋势。文中提出了运用先进的BiCMOS技术于中国通信电路和系统中的观点。
关键词:双极互补金属氧化物半导体器件;BiCMOS技术;通信专用集成电路;超大规模集成电路;数字信号处理器(DSP);片上系统(SoC);应用前景;发展趋势
一、引言
随着中国电信和移动通信事业、微电子技术和计算机网络技术的蓬勃发展,国内对各种通信电子电路和通信专用大规模和超大规模集成电路(简称ASIC)的性能要求越来越高。通信技术领域迫切期待着越来越多的高性价比的设备和产品问世!顺应于此,有必要研发高性价比的各种通信ASIC和通信器材、设备新品,以满足人们日益增长的使用需求。为此,从笔者查阅的大量的相关文献资料来看,双极型电路具有速度高、电流驱动能力强和模拟精度高等特点,而CMOS电路则在高集成度和低功耗方面有着无可比拟的优势。在以不断追求更高性能和更完美为时尚的当今集成电路(IC)制造业,这两种工艺优势互补的完美结合,即产生新型的BiCMOS电路,完全是水到渠成、无法阻挡的。
BiCMOS是把双极型晶体管(BJT)和CMOS器件同时集成在同一块芯片上的新型的工艺技术,它集中了上述单、双极型器件的优点,两者“交叉”结合,取长补短,调和折衷,为发展我国高速、高性能的各种通信、信息处理和网络电路、通信用模拟/数字混合微电子电路和数字通信用超大规模集成电路(数字通信VLSI)开辟了一条崭新的道路。最近几年来,在美、日、德等西方国家,研制高性价比的通信数字集成电路新产品方兴未艾,已成为新的研制项目和发展方向。而我国在这一方面却稀有新品问世!基于BiCMOS技术的先进性和实用性,也为了促进我国通信用电子电路和各种通信ASIC新产品的设计、生产和应用,现提出有关BiCMOS的工艺技术要点及其在通信领域的研究和应用问题。
二、BiCMOS器件和电路及其制造技术
1.高速BiCMOS器件制作技术
(1)以CMOS为基础的BiCMOS工艺
BiCMOS技术是将单、双极两种工艺合适地融合在一起的技术,但这绝不是简单、机械地掺在一起,很多工艺可以一块儿或设法结合在一起做。目前BiCMOS工艺主要有两种:一是以CMOS为基础的BiCMOS工艺,这种工艺对保证CMOS器件的性能较为有利;二是以双极工艺为基础的BiCMOS工艺,这种工艺比较张扬BJT器件的性能。图1是以CMOS为基础的0.8μmBiCMOS器件的纵向剖面图。
图1以CMOS为基础的0.8μm高速BiCMOS器件剖面图
由图1可见,以外延双阱CMOS工艺为基础,在N阱内增加了N+埋层和集电极接触深N+注入(图中左边BJT),以减少BJT器件的集电极串联电阻阻值,降低饱和管压降;用P+区(或N+区)注入制作基区;发射区采取多晶硅掺杂形式,与MOS器件的栅区掺杂形式一致,制作多晶硅BJT器件。因此这种高速BiCMOS制造工艺原则上不需要增加其它的重要工序。
(2)以双极工艺为基础的BiCMOS工艺
目前在国外,先进的双极工艺一旦被开发出来,就被用于BiCMOS工艺。以双极工艺为基础的BiCMOS工艺即为一例,这种工艺的BiCMOS既顾全了CMOS器件,使其与纯CMOS工艺中的器件相比性能毫不逊色;同时又兼顾了BJT器件,使其与新的纯双极工艺中的器件不相上下。
这种工艺是在双阱CMOS工艺中加上精心设计的4张版图来制作BJT器件的。该BiCMOS工艺中BJT器件的外基区和PMOS管的源、漏区同时形成,BJT器件的发射区可与NMOS管的源、漏区同时形成。所制作的BiCMOS器件纵向剖面图如图2所示。
图2以双极工艺为基础的0.8μm高速
2.高速BiCMOS电路制作工艺和微细加工技术的特殊考虑
(1)双阱结构中的阱结构尺寸及其埋层
对BiCMOS电路来说,需要仔细研究CMOS阱和BJT器件的集电极的工艺要求。一个主要的工艺设计折衷方案涉及到外延层和阱的轮廓特性。对于BJT器件,一方面集电极-发射极之间的反向击穿电压U(BR)CEO、集电极电阻和电容,以及生产工艺的可控制性决定了外延层的最低厚度;另一方面,如果外延层太厚,特征频率fT就会下降而集电极电阻RC值就会增大。对于MOS器件,在制作PMOS器件时使用N+埋层就要求外延层必须足够厚,以避免过大的结电容和PMOS器件的背偏置体效应(back-bias body effect)。
双阱结构中的N阱不仅影响PMOS器件,而且也可作为NPN型BJT器件的集电极。因此,除了应充分保证CMOS器件的性能以外,N阱掺杂既要足够重以防止Kirk效应(Kirkeffect),同时又应足够轻,以增高BJT器件的U(BR)CEO。
(2)外延层与自掺杂
在两种类型的埋层上生成轻掺杂的薄外延层,对外延沉积工艺来说是一种挑战。必须使在垂直和水平方向的两种类型杂质的自掺杂尽量地小,以避免在阱中需要过量的反掺杂。
(3)利用杂质离子注入降低MOS器件阈值电压
在PMOS器件的沟道区通过硼离子注入调节,降低其阈值电压;制作NMOS器件沟道区时注入磷离子,不仅可使NMOS器件的阈值电压分散性大为减小,而且还可减小N阱同P型衬垫的掺杂浓度比值。这一技术意味着N阱区掺杂浓度可以降低,因而NMOS器件的阈值电压大为减小,结果使通信用BiCMOS电路可在低电源电压(<3.3V)下工作。
(4)用硅栅自对准工艺减小交叠电容
制作MOS器件时采用硅栅自对准(在栅下源、漏区极少扩展)工艺,使栅-源和栅-漏扩散区的重叠大大减小,栅-源及栅-漏交叠电容相应地大为减小。这样做有利于硅栅双阱BiCMOS电路的工作速度得以提高。此外,硅栅自对准工艺也可明显减小设计同样沟长的MOS器件所需要的版图尺寸,因而芯片的集成度得到了提高(大约提高30%)。
(5)用高电阻率P型硅衬垫来提高工作速度
BiCMOS器件应采用高电阻率P型硅衬垫,这样既与CMOS、射极耦合逻辑电路(ECL)和砷化硅(GaAs)工艺有良好的兼容性,又降低了NMOS器件的结电容,有利于提高通信和信息处理用BiCMOS电路的速度。
三、先进的BiCMOS技术在通信领域的典型应用
(1)通信用数字逻辑电路、数字部件和门阵列等
由第二节可知,BiCMOS电路的优化组合是用CMOS电路充当高集成度、低功耗的电路部分,而仅用双极型电路来做输入/输出(I/O)电路部分,这是最早的BiCMOS数字集成电路的设计方案。后来,更先进的BiCMOS技术将BJT器件也集成到逻辑门中。与传统的CMOS门一样,由于门电路输出端两管轮番导通,所以这种BiCMOS逻辑门静态功耗接近于零,而且在同样的设计尺寸下,它们的速度将更快。尽管BJT器件的加入会增加20%的芯片面积,但是考虑到其带负载能力的增强,BiCMOS门的实际集成度比CMOS门将有所增加。比较典型的BiC2MOS逻辑门有:反相器(非门)、三态缓冲/驱动器、与非门和或非门,它们分别如图3(a)、(b)、(c)、(d)所示。本课题对这4个门均已进行了硬件电路实验,所得实验数据为:平均传输延迟仅为十几纳秒,静态功耗近似为零,动态平均功耗也只有1～2mW。
图3新型的BiCMOS逻辑门电路举例
BiCMOS逻辑门在通信数字部件(如编码器、译码器和模/数转换器等)和门阵列的应用中极为广泛,因为它的扇出数一般为5～8,如此大的扇出数意味着具有较强的带负载能力,而且BiCMOS门比CMOS门能更快速地驱动这些负载。另外,BiCMOS门中的器件尺寸可以是一致的,这就降低了通信数字部件在物理设计上的难度;不同的CMOS电路对减小单位负载的传输延迟往往不同,而对于BiCMOS电路,由于双极型推挽BJT器件隔开了CMOS电路的主体与负载,使得不同电路中负载的状况变差都是相同的,这样就简化了通信和信息处理用数字逻辑部件和电路的设计任务,提高了工作效率。
(2)通信用数字信号处理器(DSP)和微处理器(CPU)
若通信DSP和CPU等采用CMOS工艺,则芯片外主线就要有较大的带电容负载的能力。传统的接口驱动电路采用双极工艺制作,这样可以保证数据传输速度,但是功耗却大了些。以32位CPU为例,它包含有10个或者更多的接口器件,但同一时间内只有一条主线是激活的,亦即每一条主线有90%的时间不工作。由于这种接口器件是单纯双极型的,即使不在工作时它也在不停地消耗功率,所以整个CPU的静态功耗将会增大。
如果用BiCMOS器件做成接口驱动电路,则处于非门工作状态的驱动器取用的电流就要小多了。在很多情况下,静态功耗可以节省接近100%,而传统主线接口驱动电路的功耗约占整个系统功耗的30%,故这种节电效果非常显著,因而特别适用于手机、个人数字处理器和笔记本电脑等一类使用电池的通信、计算机和网络设备中。更为有利的是,BiCMOS数字集成电路的速度与先进的双极型电路不相上下,这与高速数字通信系统的速度要求是相适应的。
用0.8μmBiCMOS已研制出主频为100MHz的32位CPU电路。该电路中CMOS器件占97%,而BJT器件只占3%,BJT器件仅用于驱动大负载电容或放大小的电平摆幅信号。图4为算术逻辑单元(ALU)中四位一组的BiCMOS进位传输电路。图中Φ1为系统时钟,Φ2为预充时钟。由于BJT器件的存在,预充电平决定于BJT器件发射结压降,所以预充电平降低为0.8V上下。电平摆幅的减小有利于提高该电路的运算速度。32位字长的ALU要求有8个这样的进位传输电路,它的总传输延迟只有7.2ns,功耗也只有十几毫瓦。
图4用于ALU中的4位BiCMOS进位传输电路举例
(3)通信用BiCMOSSRAM和ROM等
由于纯CMOS工艺无法生产出通信专用的高速度、大负载驱动能力的SRAM和只读存储器(ROM)芯片,而BiCMOSSRAM和ROM芯片拥有与CMOSSRAM和ROM较为接近的集成度、功耗和更高的速度,故先进的BiCMOS技术给SRAM和ROM产品的速度、容量和功耗等性能指标的调和、折衷和互补提供了回旋余地。
现以BiCMOSSRAM为例,介绍图5所示的设计方案。它的主体--存储矩阵用P阱中专门设计的BiCMOS存储单元组成,所设计的6管BiCMOS存储单元如图6所示,制作这种BiCMOS存储矩阵的模块区与CMOS的大致相同或略高;而图5中的地址译码器、字线/位线驱动器和读写控制电路及灵敏放大器等则可用BiCMOS电路。与全CMOSSRAM相比,本文提出的BiCMOSSRAM在低压(VDD=3.3V)下,其存储单元存取速度提高了接近3倍,读/写一次仅需时6～8ns,而且其备用单元功耗约为45.2nW/bit,而实用单元功耗也只有6.89μW/bit,均为较低的存储单元功耗水平。这一结果充分表明了新的BiCMOSSRAM电路结构是通信用高速、低压SRAM中较为理想的一种设计方案。
图5BiCMOSSRAM结构框图
图6BiCMOSSRAM中的6管存储单元
同理,该设计思路同样适用于ROM和可编程逻辑器件(PLD)的字线/位线驱动器、改写电路和读控制电路以及其它通信ASIC芯片的存储系统中。
(4)通信模/数混合电路的应用
用BiCMOS工艺可以将模拟和数字电路集成在同一块芯片上。当然芯片上大部分面积是有数字信号处理功能的CMOS单元电路,而剩下的芯片面积(约占15%～20%)用来做模拟电路单元以及芯片与外界模拟世界的接口电路。这些模拟电路单元包括I/O(包含电阻和NPN型BJT器件)、用BJT器件制作的运算放大器、参考电压和电流源、锁存比较器和NPN型BJT器件组成的模拟电路(例如直接用来驱动LED的电路)等。这种专用芯片可以用来做SDR系统的ADC和DAC、接/发射机的模/数混合电路以及其它通信系统应用场合。
因为MOS管的阈值电压UTH对工艺过程和器件尺寸非常敏感,而BJT器件的开启电压UBE比UTH更容易精确控制,所以BJT器件更容易得到性能良好的匹配对管。这种优良匹配对管的双极型集成运算放大器的补偿电压比MOS运放小一个数量级。BiCMOS运算放大器具有双极型电路部分的低输入补偿电压和高增益,以及CMOS电路部分的低功耗和高集成度。这种强强联合的先进工艺,亦被用于软件无线电(SDR)系统中的高速、低功耗A/D和D/A转换器。
四、BiCMOS技术在通信领域的应用前景和发展趋势
(1)通信SoC高性能BiCMOS技术的一个重要研发方向
最近几年来,通信应用频率正在不断增加,几乎所有应用领域都将进入双吉赫兹频段。如何顺应通信形势发展的要求,将通信系统中多种功能集成在一个芯片上,即组成片上系统(SoC),则无疑是一种较佳的解决方案。这样一来,SoC不再仅仅限于低频CMOS芯片的设计中,而且也包括了高频有线和无线通信BiCMOS芯片,这是当今高性能BiCMOS技术的一个重要研发方向。SoC的概念是在20世纪90年代提出来的,它既克服了多芯片集成系统制作和运行中所产生的一些困难,又获得了更高的系统性能。例如,现在的CPU芯片工作速度非常高(传输延迟小于几十皮秒),但是如果存储器芯片依旧与CPU分开,则由于访址延时的加入,这种高速性能在计算机通信和未来个人通信中就体现不出来。即便使用光束传送信号,延时也只有3.3ps/mm。这就要求把存储器和CPU集成到一个芯片上去。可以预见,将更多功能集成到一个芯片上,还能解决今后芯片管脚数目增多、测试困难和成本较高等一系列问题。
现在的SoC主要有3种类型:一是以CPU为核心,集成各种存储器、控制电路和系统时钟等,乃至集I/O功能和A/D、D/A转换功能于一个芯片上;二是以数字信号处理器(DSP)为核心,多功能集成;三是上述2种之混合或者把系统算法与芯片结构有机结合的SoC。
总之,SoC的发展并不仅仅是设计上的问题,而且也是先进的工艺技术的实现问题。SoC是很多模块的集成,而且各种模块电路功能的不同,对工艺的要求也是不一样的,有的要求高集成度,有的要求高速,有的要求强驱动,有的则要求低功耗;有的是数字电路,而有的则是模拟电路。但是,BiCMOS工艺更能满足如此复杂的技术要求,先进的BiCMOS技术将会使发展通信SoC如虎添翼。
(2)低压、全摆幅、高速BiCMOS电路的一个研究热点
如今,数字通信和internet网络的电子产品对其中VLSI芯片低电源电压、全输出逻辑摆幅的要求日趋迫切。例如便携式电子产品(如手机、笔记本电脑和个人数字助理等)因用电池供电,故电源电力极为有限,降低电源电压不仅对减少电池充电次数、延长电池寿命,而且对减小IC器件的电场强度,以防止热击穿或热电子效应,都是非常必要的。先进的BiCMOS技术已被证明在低压、高速方面优于CMOS技术。但是,BiCMOS数字集成电路存在的问题是:降低电源供电电压,势必影响到提高工作速度。本研究课题解决这一问题的办法是:在降低电源电压的同时,采取提高速度的有效措施,即设法既考虑降压又顾全提速两方面。目前已设计成功的逻辑单元电路有:瞬时饱和全摆幅式、电荷泵抽取式、钳位全摆幅式(图3(b))、自举全摆幅式BiCMOS数字逻辑集成门电路、BiCMOS三态门和BiCMOS连线逻辑电路,等等。
五、 结论
本文的研究工作表明,将先进的BiCMOS技术应用于高速通信电路和系统中,获得的电路性能指标明显优于纯双极型电路和纯CMOS电路,而且文中图3～6所示的BiCMOS电路均可在低电压等级、全摆幅下工作(电源电压VDD=2.0～3.3V,工作频率为1～6GHz)。
根据文中第二节所述,经过精心设计电路和优选元器件,研发BiCMOS新产品的工艺流程并不复杂。本文说明了运用该项技术,完全可以完善和促进通信新产品的设计、开发和应用,因而研发BiCMOS技术具有积极意义,也是极具工程实用价值的。