>
首页 » 技术文章 » 利用双口RAM实现VC5402和89C51之间数据通信的接口设计技术

利用双口RAM实现VC5402和89C51之间数据通信的接口设计技术

作者:周波,赵鹏,苏娟  时间:2006-12-05 10:47  来源:电子设计信息网-www.edires.net
摘要:DSP的应用领域不断扩大,而51单片机为传统的主流芯片,仍然具有不衰的生命力。他们之间的接口在平时的系统设计过程中经常遇到。针对不同系统的不同要求,介绍了3 种他们之间的连接方式,分别为利用双口RAM、串口McBSP 和通过DSP的HPI 方式。并分别分析了他们的软硬件实现以及特点和应用环境。

关键词: DSP;89C51;接口;多路串行口

TMS320VC5402 (VC5402) 是德州仪器公司推出的具有较高性价比的定点数字信号处理器。VC5402 增强外设由软件等待状态发生器、锁相环时钟发生器、6通道直接存储器访问(DMA ) 控制器、增强型8 位并行主机接口(HPI)等组成。两个可编程的多通道缓冲串口(McBSP) 能够全双工、快速地与其他同步串口进行数据交换,硬件连接简单,串口的工作模式和传送数据的格式可通过编程实现。DSP和单片机之间的通信一般利用双口RAM,通过串口或DSP的HPI接口实现。

利用双口RAM 实现

CY7C026 是CYPRESS 公司生产的16 k×16 B 高速双口静态RAM ,存取速度小于25ns。他具有真正的双端口,可以同时进行数据存取,两个端口具有独立的控制信号线、地址线和数据线,另外通过主?从选择可以方便地扩存储容量和数据宽度。通过芯片的信号量标志器,左、右两端口可以实现芯片资源的共享。

由于DSP的数据是16位,而单片机的数据是8位,所以TM S320VC5402与双口RAM 的接口并无特别之处,但是89C51与双口RAM之间的接口电路中就需要对89C51进行总线扩展了。具体做法是利用锁存器74HC373的锁存功能,通过对其使能信号的控制,进行分时读写,实现数据总线的扩展,即利用锁存器作为虚拟总线。DSP、单片机与双口RAM 之间的接口电路如图1所示。


图1 通过双口RAM 实现的接口电路

双口RAM必须采用一定的机制来协调左右两边CPU对他的读写操作,否则会出现读写数据的错误。通常可以用中断、硬件、令牌和软件这4 种方式来协调双方。在接口电路中利用89C51的最低地址位A0把双口RAM 的存储空间分为奇、偶地址两个空间。其中,奇地址空间专供89C51写,偶地址空间专供89C51读。那么只需对VC5402的软件做相应处理即可,即VC5402对双口RAM 的奇地址空间只读,对偶地址空间只写。这样就避免了DSP和单片机对双口RAM 同一地址单元的写入操作。另外,在对双口RAM进行访问之前,单片机和DSP首先对本端的BUSY信号进行查询,只有本端/BUSY信号无效时才进行读写操作,进一步保证了数据读写的可靠性。

通过串口实现

VC5402多通道缓冲串行口(McBSP) 主要特点: 双缓冲区发送,三缓冲区接收以便数据的连续性;接收与发送的帧同步、时钟信号独立;多通道发送和接收,最多可以到达128 个通道;数据大小可为8、12、16、20、24 和32 b;L率和A 率压缩;帧同步、数据时钟极性可编程;内部时钟和帧同步可自行设定。

VC5402 串口通过16b宽度的控制寄存器与内部总线通信:
数据接收过程: 数据从输入引脚(DR) 移位到接收移位寄存器(RSR ) ,然后拷贝数据到接收缓冲寄存器(RBR) ,接着把数据拷贝到数据接收寄存器(DRR) ,CPU或者DMA 控制器读取DRR。
数据输出过程: CPU 或者DMA 把数据写到数据传输寄存器(DXR) ,再通过寄存器(XSR) 移位到数据输出引脚DX6。

对串口寄存器的访问是间接寻址方式,例如要对McBSP数据寄存器进行访问,首先写串口控制寄存器SPCR子地址到子地址寄存器SPSA,然后对数据寄存器进行访问。硬件连接如图2所示。

图2 通过McBSP 实现的硬件连接

McBSP的位时钟由内部采样率发生器产生,为UART波特率×16。在软件的设计中McBSP的16位代表UART的1位。发送时,软件将UART的每一位扩展为16 位,再由McBSP 发送。接收时,软件将McBSP接收的16位压缩为UART的1位,并进行合并。软件还应负责处理UART的起始位、奇偶校验位和停止位。

通过HPI 和电平转换器件实现

DSP芯片中的HPI(主机接口)是为了满足DSP与其他的微处理器接口而专门设计的。他分为HPI8和HPI16,分别针对具有8位和16位数据线的单片机。每一种又分为标准型和增强型,区别在于标准型只可以访问固定的地址空间,而增强型可以访问整个DSP的片内存储器。利用C5402的增强型8位并行主机接口(HPI) 与单片机通信。

VC5402 DSP的外部I/P引脚用的是3.3 V的逻辑电平,而大部分51单片机用的是5V 的逻辑电平。前者输出高电平,最小值为2.4V;后者输入高电平,最小值为2.0V。所以前者的输出可以直接接到后者的输入。但是前者允许输入高电平最大值为3.6V,而后者的输出高电平一般都在4.6V以上。所以前者的输入和后者的输出不能直接连接,需要做电平转换。如果引脚数量少,可以直接用三极管电阻来转换。这里由于引脚较多,所以选用TI 74LVC16245A芯片来进行电平转换。硬件电路如图3所示。

图3 通过电平转换芯片实现

HPI的数据传输分为2部分:外部传输和内部传输。外部传输是指主机和HPI寄存器之间的传输,由主机发出指令完成。内部传输是指HPI寄存器和DSP内部RAM之间的传输,由DSP内部的DMA控制器自动完成。主机在进行外部传输时,要先检查内部传输是否完成,这是通过检测HRDY信号实现的。外部传输操作的一般步骤是:检查HRDY信号的电平。为高,表示可以进行传输; 为低,表示DSP正在进行内部传输,此时不能进行外部传输。主机发出指令,设置HCNTL0、HCNTL1、BHIL、HR/W信号的状态,以确定读或写的寄存器以及字节的选择。主机发出时序控制信号,按时序进行操作,从而完成一次外部传输。

结 语

双口RAM实现VC5402和89C51之间的数据通信,极大地提高了数据传输速度和可靠性,能满足控制系统的实时、高速的控制要求。利用McBSP的方法,硬件结构简单所用芯片少,但是将占用片上系统中为数不多的同步串行口资源,而且也要占用DSP的处理时间,他是用于传输数据较少,传输速率慢而又希望DSP与单片机之间是紧耦合的场合。

HPI方案比较简单,附加硬件少、成本低、数据吞吐量非常大,但不适合于实时控制的场合,因为工作中可能将DSP挂起,影响实时工作。而一般应用在对成本比较敏感而数据量又比较大的场合。读者可以根据系统要求选取合适的方案。

相关推荐

CEVA凭借90%的市场份额继续领导DSP IP市场

CEVA  DSP  2012-05-30

欧胜推出带有语音处理器DSP的下一代音频中枢

欧胜  DSP  2012-05-07

Tensilica HiFi音频/语音DSP迎来又一里程碑

Tensilica  DSP  2012-04-25

Tensilica授权瑞萨电子ConnX BBE16 DSP IP核

Tensilica  DSP  2012-04-18

Tensilica HiFi音频DSP支持杜比数字+功能

Tensilica  DSP  2012-02-28

CEVA和Idea! 电子系统合作

CEVA  DSP  ISDB-T  2011-12-19
在线研讨会
焦点