一种蓝牙可配置电路的设计

摘要:针对蓝牙射频系统,给出了一种模拟参数可重置的结构及电路实现,该电路结构巧妙,占用的引脚少,完全
能够和射频模块集成.流片结果显示,芯片各模拟参数重置和电路测试正常,有效保证了蓝牙射频前端各模块的功
能和性能.

关键词:蓝牙;可配置;串行控制接口

蓝牙是一种短距离的无线标准,它工作在2.4GHz的ISM频段.蓝牙的目标在于为各种便携式设备提供低成本的互联,因此低功耗和高集成度对于蓝牙射频收发器来讲是必须的,另一方面蓝牙的射频标准相对GSM、WCDMA等系统来讲比较低,综合这两方面因素使得采用CMOS集成的蓝牙芯片成为可能.

在蓝牙等射频设计中存在的一个不确定因素就是晶体管、键合线和封装模型的精确度问题.在设计中含有谐振电路的模块(LNA,Mixer,VCO等)通常采用结构可变的开关电容阵列[4]来弥补模型和工艺的偏差,电容阵列一般是由数字来控制的.另外某些模块要求增益可变,功率放大器(PA)的输出功率要求可调,这一般都是通过数字控制的开关电流阵列来实现的.因此,在设计中为了保证蓝牙射频前端各模块的一次流片成功率以及可测性,各种数字控制就显得必不可少.因此结合单片集成蓝牙射频电路,本文给出了一种串行控制接口电路(serial control interface,简称SCI)的设计.

1可配置蓝牙射频芯片结构

整个射频芯片的模拟参数可配置结构如图1,SCI的输出是若干组寄存器,它们分别作为各模块的控制字,通过对SCI的相应的寄存器写入数据,就可以实现对这些模块的控制.其中LNA和PLL中的电流和谐振电路的电容可以分别通过Bias-Ctrl和Cap-Ctrl来控制,功率放大器通过Power-Ctrl进行输出功率调节,LPF和DAC的开启和关断通过Tx-on控制,而这些控制字其实就是SCI中具有地址的寄存器组的值.同时SCI还应具有读出当前各控制字(寄存器)的功能.

图1蓝牙射频芯片的模拟参数可配置结构框图

由于射频电路对引线的寄生效应比较敏感,因此对SCI中寄存器的读写都是串行的,以将引脚数减至最低.SCI电路输入输出一共只有4个信号,其中有3个输入信号,分别是时钟SCLK、使能信号SDE和串行数据输入SDIN;1个输出信号SDOUT,用于读的输出寄存器组中的数据.串行输入数据SDIN的格式如下:

①为读写位,在我们设计中“0”为写,“1”为读.
②为标志域,每个SCI有一个唯一的标志码,只有标志码符合时,才能进行该域的读写操作.
③为地址域,是对SCI中进行读或写的寄存器4位地址.
④为数据域(写时),由于每个寄存器组是8位,因此数据有8位;读时置零.

2SCI电路描述

2.1总体结构
SCI由3个模块构成:控制模块、地址译码器和16个寄存器组,如图2所示.时钟信号SCLK、使能信号SDE、串行数据SDIN从控制模块进入,控制模块向地址译码器输出并行的4位地址.控制模块和寄存器组通过两组8位数据线相连,其中1组数据线用于写操作,1组用于读操作,通过命令来选择读总线还是写总线.同时控制模块还向寄存器组提供一个时钟信号WRCK(后面将看到,这个时钟信号用于写操作).

图2SCI电路结构框图

寄存器组的功能:每组寄存器能寄存8位数据,当向其写入数据时,在输入时钟CLK上升沿,数据Din会进入到寄存器中;寄存器组的输出通过三态门与数据总线相连,并由地址译码信号EN控制.另外输入时钟CLK也受到EN控制,EN无效时会锁住CLK,从而无法进行写操作.

SCI的工作过程如下:首先SDE变为高电平,然后16位串行数据从控制模块进入.在第8个时钟周期上升沿,地址读取完毕,地址数据并行进入地址译码器,选中某个寄存器组(其EN为高电平),其输入时钟被打开,输出通过三态门挂到读数据线上,为读P写作好准备.在后8个时钟周期内,控制模块会根据读写标志位进行相应的操作:如果是读操作,控制模块依次从8位读数据线(Din)上取入数据,从SDOUT上串行输出,寄存器时钟CLK保持低电平不变;如果是写操作,在第16个时钟周期的上升沿,输入数据出现在8位写数据线(Dout)上,然后控制模块会给寄存器组输入时钟一个上升脉冲,将数据写入到选中的寄存器组中.当16个时钟周期过后,SDE变为低电平,将控制模块复位,WRCK变为低电平,为下一次读P写操作作好准备.整个电路的工作时序如图3所示.

图3各信号时序图

2.2控制模块
由上可见,控制模块是SCI电路的核心.它实现了输入P输出数据的串P并转换,协调了各模块的工作时序.控制模块的基本思想是将串行数据分为3段,即前4位读写标志位和测试码,4位地址以及8位数据,它们通过3个移位寄存器来分别读入,根据前面读入的数据段来决定后面的操作.具体实现框图如图4.SCI电路由3个部分构成,分别是由3个移位寄存器及相应的逻辑电路构成的核心模块,1个并P串转换电路以及1个写脉冲发生器.

并P串转换电路功能是当R/W=0时,将输入Din<7:0>依次串行输出;R/W=1时,保持输出不变.而写脉冲发生器功能为:仅当SDE、R/W为高电平,在D38的上升沿,输出WRCK由低电平变为高电平;在其他情况下,WRCK保持低电平.这2个模块比较简单,具体实现不再赘述.整个电路的原理如下:当SDE为低电平,各移位寄存器最低位复位成“1”,其余位为“0”.然后SDE变为高电平,时钟打开,SDIN开始输入数据,此时移位寄存器2#和3#时钟信号被锁住,前4位数据进入到1#移位寄存器中,在第4个时钟上升沿,D14由“0”变为“1”,1#寄存器的时钟锁住,数据被锁存.如果测试码不等于“111”,则SEL为低电平,2#和3#移位寄存器时钟将一直锁住,不接受SDIN后面的数据.如果测试码为“111”,这时2#移位寄存器时钟信号打开,于是4位地址读入到2#寄存器中,在第8个时钟上升沿,D₂₄由“0”变为“1”,2#寄存器的时钟锁住,4位地址数据被锁住并输入到地址译码器中,将相应的寄存器组挂到数据总线上.同时3#移位寄存器时钟信号打开,如果D₁₃=1(D₁₃存储的是读写位),那么R/W=0,SDI信号被封住,同时启动并P串转换电路,在后8个时钟内将数据从SDOUT串行输出,从而实现了读操作;如果D13=0,R/W=1,则SDIN后8位数据依次读入到3#移位寄存器,在第16个周期上升沿,D38由“0”变为“1”,3#寄存器时钟锁住,数据被锁存并出现在Dout<7:0>上,同时D₃₈的上升脉冲会导致WRCK由低电平变成高电平,从而实现了对相应寄存器组的写操作.

图4SCI控制电路实现框图

电路的关键所在是,开始时将移位寄存器最低位置“1”,其他位置“0”,当其移到最高位,最高位由“0”变为“1”,关闭本移位寄存器的时钟,开启下一个移位寄存器的时钟,从而实现了对串行数据分段读取.因此每当完成一次读P写后,SDE需要恢复成低电平,将各移位寄存器和WRCK信号复位,为下次读P写操作作好准备,否则会发生逻辑错乱.需要指出的是RPW是一个重要的信号,通过与D24的逻辑操作,它将出现在串行数据第一个周期的读写位推迟到第8个周期出现,从而决定了并P串转换电路是否启动,或者是否在第16个周期给WRCK一个脉冲.

3测试结果

图5为向SCI的任一寄存器组先写入任意数据(图中为01000101),然后再读出其数据时逻辑分析仪显示的波形(这里SCI的测试码为100).可以看出SDOUT与输入数据完全相同,说明SCI电路的逻辑功能完全正确.同时结合LNA、PA和PLL等模块的测试,显示整个可配置结构电路工作是正常的,通过改变各模块的工作状态为我们以后的设计带来不少有用的信息.其中SCI占用的芯片面积为0.34mm×0.44mm,工作在20MHz的时钟频率下,功耗仅为40μW.

图5 SCI测试波形

4结论

文章详细叙述了蓝牙射频芯片的可配置性结构以及其中的SCI电路的实现,该电路结构巧妙,占用的引脚少,面积小,完全能够和射频模块集成.流片结果显示,整个可配置电路工作正常,能够有效地调节和测试蓝牙芯片中射频电路的工作状态,包括PA的输出功率、LNA的增益和中心频率、上混频器的中心频率、PLL中VCO的电流(影响相位噪声)和谐振频率以及PLL的输出频率,从而保证了蓝牙各模块的功能和性能良好.