基于EDA技术的数字电压测量系统设计中几个关键问题的解决

摘　要:基于EDA 技术设计完成的数字电压测量系统,采用了VHDL 语言进行硬件描述,以超大规模芯片如CPLD/FPGA 为设计载体,进行适配编译、逻辑映射、编程下载。结合实践,通过对设计中几个环节的研究,阐述该系统的设计思路和方法。

关键词:电压测量; EDA ;V HDL ;CPLD/ FPGA ;编程

随着高速度、高集成度、低功耗的可编程ASIC 器件的不断推陈出新,用于开发这类器件的EDA 技术也随之发展和进步。EDA( Elect ronic Design Automation) 即电子设计自动化,该技术是在电子CAD 技术基础上发展起来的,它以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,是一门广泛应用于电子元件产品和系统设计的综合技术。利用EDA 技术进行电子系统的设计,一般采用软件的方式设计硬件,而且以软件方式设计完成的系统仅需一根接口电缆,即可下载到硬件,完成软件到硬件系统的转换。设计过程中能够进行各种仿真,及时修正设计错误。系统可以现场编程,在线升级。EDA 技术特有的优势将给电子系统设计带来极大的便利。数字电压测量显示系统就是基于EDA 技术设计完成的。在该系统中,如何完成采集数据的处理,怎样解决显示电路功耗过大问题以及编译、仿真易出现问题的分析、解决等,成为系统设计的关键。

设计要求及系统结构

系统要求

本系统要求具有电压测量与显示两部分功能. 测量范围0～5 V ,最小测量电压不大于0. 05 V ,能够显示3 位电压值,系统将由3 部分构成, 系统框图见图1。

A/ D 转换器:将测到的模拟信号转换为数字信号。

CPLD/ FPGA :负责激活A/ D 转换器,接收A/ D 转换器传递过来的数字转换值,并将转换值调整为相对应的数字信号和显示代码。

显示电路:以十进制显示所测电压值。

　CPLD/ FPGA功能模块的划分

　控制信号产生模块　

根据A/ D 转换器控制信号的时序及图1 的信号流向,将系统动作分为4 个步骤,1 个步骤对应1 个状态,每个状态赋予CPLD/ FPGA 特定的功能。

　计算模块

　在此模块中,对A/ D 转换来的数据的高低位给出算法,将结果以便于显示的BCD 码形式表示。

　显示模块　

将上一个模块的BCD 码结果转化成数码管显示代码。

几个关键问题的研究

　 关于计算方法的问题

A/ D 转换器将采集到的模拟电压信号转换成数字信号后,送入CPLD/ FPGA 芯片由计算模块进行处理,把数字值换算成模拟电压值的BCD 码形式。

A/ D 转换器选用单通道8 位ADC0804 ,电压输入范围0～5 V ,最小基准电压为5/ 2⁸ = 0. 02 V ,如ADC0804 的DB7～DB0 输出数字量为82H ,则代表的电压值应由下式计算。

82H = 10000010B = 130D , 　　0. 02 ×130 = 2. 6 V

即模拟电压是最小基准电压与A/ D 转换器的输出数值的乘积,其基本算法是乘法运算,但乘法运算要占用大量的芯片空间,非常不经济,因此考虑其他运算来实现电压数字值与模拟值的换算。

将ADC0804 的输入电压值与输出数值一一对应,列于附表。 对于任何一组8 位数据所代表的电压值,均可以通过查表,用高4 位与低4 位分别代表的电压相加来获得. 如ADC0804 的输出数据为82H ,即10000010B ,则高4 位查得的电压值为2. 56 V ,低4 位为0. 04 V ,和为2. 6 V. 编程方法是:

首先,用条件信号代入语句..WHEN ..ELSE ..对附表编程。

　　如:

　..……

HB < = " 001001010110" 　WHEN 　V (7 DOWNTO 4) = " 1000" 　ELSE

　..……

LB < = " 000000000100" 　WHEN 　V (7 DOWNTO 4) = " 0010" 　ELSE

…… ——当高4 位值为" 1000" 时,高4 位寄存单元HB 被赋值为"001001010110" ,即2. 56 V 电压的BCD 码表示;当低4 位值为" 0010"时,低4 位寄存单元LB 被赋值为"000000000100" ,即0. 04 V 电压的BCD码表示。

其次,判断BCD 码相加时的进位情况并做进位记录。12 位BCD 码相加时从低4 位加起,当和大于1001 (9) ,则向上一组4 位数进位。一般会直接用下面的语句来实现:

C30 =′1′　WHEN 　HB(3 DOWNTO 0) + LB(3 DOWNTO 0) > "1001" 　ELSE

‘0’; 　　———C30 是低4 位相加的和的进位位

但这样会被警告出错。其原因是,2 个4 位BCD 码相加,和可能大于1001 而进位为5 位,而HB(3 DOWNTO 0) 和LB(3 DOWNTO 0) 以及它们的和都只设为4 位,则和将溢出,于是用已进位的和的低4 位与1001 比较,常因小于1001而被判为无进位,这与实际不符,因此必须再设低4 位、中4 位、高4 位相加和的暂时寄存单元,如BB0 、BB1 、BB2 ,且定义为5 位,则上面程序调整为:

　.…….

SIGNAL BB0 ,BB1 ,BB2 : STD_LOGIC_VECTOR(4 DOWNTO 0) ;

　.…….

BBO < = HB(3 DOWNTO 0) + LB(3 DOWNTO 0) ;

C30 < = ′1′WHEN BB0 > "1001" ELSE

′0′;

　.…….

在该阶段要充分考虑当数大于1001 (9) 时,BCD 码将比二进制码大0110 (6) 这一因素,

弄清和与进位的关系。

显示电路电流过大问题的解决

本系统用3 个七段显示器显示3 位电压值,点亮1 个七段显示器的8 个L ED 约需电流10 mA ×8 = 80 mA ,则3 个显示器需80 mA ×3 = 240 mA ,而CPLD/ FPGA 的驱动电流为几毫安～几十毫安,功率太大,易烧毁电路. 解决的办法是,设计1 个扫描电路,3 个七段显示器同时接收到同样一组显示代码,但哪一个显示器被允许工作,取决于它的扫描信号ST(i) 是否到来. 显示电路原理图见图2 、图3.

　扫描信号的获取

按照常识,当扫描频率超过人眼睛视觉暂留频率24 Hz 以上,就能达到依次点亮单个七段数码管却能享有几个同时显示的视觉效果,且不致闪烁抖动。我们取每个扫描信号的频率为40 Hz ,若满足3 个扫描信号的分割则总共需120 Hz ,该频率信号的获得关系到视觉效果的优劣。

1 个nbits 的计数器计数范围为0～2^{n - 1} ,第n 号位管脚获得的频率f _n = f _cp / 2^{n + 1} ,其中f _cp为系统脉冲cp (可由晶振获得) 的频率,假设f _cp = 2 MHz ,则Q₀ 脚的频率　f ₀ = 2 MHz/ 21 = 1 MHz

若想获取120 Hz 信号,则该信号须从Q₁₃脚引出, 　f ₁₃ = 2 MHz/ 2¹⁴ = 122. 07 Hz≈120 Hz

在程序中用下面语句实现: ST < = Q(14 DOWNTO 13) 　———将频率为120 Hz 的信号赋给扫描信号ST若系统脉冲频率为4 MHz、6 MHz ..,计算方法完全相似。

　仿真应注意的问题

在设计、开发过程中,设计的验证是必不可少的,它可以使设计者及时发现问题,并加以修正,确保最终的设计无误. 但是,有时即使设计完全正确,仿真也无法通过,反而干扰了设计工作的正常进行. 本系统就出现了这种问题.

假设扫描信号f = 120 Hz ,则T = 1/ f = 1/ 120 ( s) ,对于EDA 软件开发工具MAX +PLUS Ⅱ所提供的仿真环境来说,信号周期过长,则在有限的仿真时间段内,由于表现不出系统1 个周期的变化过程,往往显示错误结果,混淆了判断,反而达不到仿真的目的. 一种有效的解决办法是,在仿真时将信号升频以降低其周期,如将

ST < = Q (14 DOWNTO 13)

改为 ST < = Q (1 DOWNTO 0)

另一种方法是调整仿真时间的长度,但这样的调整还是比较有限的。

　系统电路原理图

完整的系统电路见图4。基于EDA 技术的数字电压测量显示系统不但在设计过程中,充分享有了EDA 技术带来的先进与快捷,即便系统本身,由于采用了EDA 技术,系统得以在体积很小,集成度很高的可编程器件中实现,由此带来了以传统设计方法实现的数字电压测量显示系统所无法比及的优势:只需采用软盘方法即可升级,在现场就可重新组态逻辑,进行硬件修改,排除硬件故障;能够大大缩小硬件系统的体积、减轻重量、降低功耗;还可以提高系统的稳定性、可靠性,具有很强的保密性;同时也可降低系统成本。所以这种设计思路以及相关技术可以应用到其他大型的复杂系统设计中。但是由于电路复杂程度增加,延时特性会有很大的变化,甚至还会带来许多难以预料的问题,因此,V HDL 设计中简化电路结构、优化电路设计等方面还需要进一步研究。