>
首页 » 业界动态 » NTSC制编码器的设计及其Verilog实现

NTSC制编码器的设计及其Verilog实现

作者:陈 洁  时间:2007-01-16 12:34  来源:

摘 要: 数字电视机顶盒是由模拟电视向数字电视过渡的中间产品。MPEG- 2 信源解码器的研制在机顶盒的硬件设计中处于核心地位。文中介绍了NTSC 制编码器的相关基本理论和该编码器中九抽头低通滤波器和正交平衡调幅的Verilog 设计。

关键词: NTSC; Verilog HDL ; 低通滤波器; 正交平衡调幅

引言

数字电视与高清晰度电视是现代科学技术,尤其是现代电子技术、通信技术和计算机技术等高度发展的综合结晶,是当代信息社会中重要的信息技术组成部分。实现广播电视诸多技术的数字化已成为当前广播电视技术发展的主流。与模拟电视技术相比,数字电视具有诸多的优点和更高的音像质量,同时在电路组成、信息处理、设备构造及运行原理上也都更加复杂。

无论是以前的模拟彩电还是现在的数字处理电视都不具备对数字电视信号进行解码的功能(数字电视接收和显示一体机除外) ,因而需要一种能够接收数字电视信号并转变成模拟信号输出的中间设备,这就是数字电视机顶盒。它是充当着电视台发送的数字电视信号与用户的显示设备二者之间桥梁的一种接收装置,是随着数字电视广播的发展而出现的。

本文介绍了应用于数字机顶盒的MPEG- 2 信源解码器中NTSC 制编码器的设计及其Verilog 实现。在本文第二部分首先介绍了NTSC 制编码器的原理,第三部分介绍了NTSC 制编码器的Verilog 实现。

 

NTSC 制编码器的原理

 彩色电视制式概述

彩色电视的制式就是对彩色电视信号进行加工、处理和传输的特定方式。实用中的广播电视都采用黑白与彩色电视可以相互“兼容”的。目前,有三种兼容制彩色电视制式: NTSC(National Television System Committee) ,1953 年由美国创立,日本、加拿大等国相继采用; PAL (Phase Alternation Line),1967 年由西德创立,我国、英国、意大利、荷兰等西欧国家以及北欧各国也都采用它; SECAM(法文:Sequential Coleur Avec Memoire) ,1967 年由法国创立,前苏联和东欧国家也都采用它。它们之间的差别主要体现在两个色差信号对副载波的调制方式上。

 

NTSC 制编码器结构框图

根据NTSC 制编码器原理,其结构框图如图1所示,主要包括:色差信号处理,亮度信号处理和信号混合处理三大部分。

色差信号处理

色差信号处理主要包括:低通滤波,幅度压缩和正交平衡调幅。

为节省色度信号的带宽,运用混合高频原理,:利用人眼对彩色分辩力较低的特点,采取的对1. 3MHz 以下的图像信号保证能重现出准确的色度,1. 3MHz 之上的图像细节,只以黑白细节重现的措施,对色度信号用01. 3MHz 低通滤波器滤除1. 3MHz以上的频率成分,只保留1. 3MHz 以下的频率成分。

在将两个色差信号分别对两个正交的副载波进行平衡调幅之前,先对其进行适当的幅度压缩,这是不失真传输所需要的。压缩后的色差信号分别用U V 表示,它们与压缩前的色差信号的关系是:

U = 0. 493 Cb (1)

V = 0. 877 Cr (2)

由副载波发生器产生的副载波sinωsc t 经放大后直接加至U 平衡调制器,由色差信号U 进行平衡调幅,产生平衡调幅波CU 分量;同时sinωsc t 经过90°移相后,得到正交副载波cosωsc t ,然后送V 平衡调制器由色差信号V 进行调制,产生平衡调幅波CV 分量,CU CV 在合成器中相加得到色度信号C( t) :

C( t) = CU + CV = U( t) sinωsc t + V ( t) cosωsc t (3)

色差信号U ,V 的频带理论值为1. 1 1. 3MHz ,对于每帧525 行、视频带宽4. 2MHz 的制式,亮度、色度信号的频带严重过宽,相互干扰严重。为进一步压缩色度信号的频带,用色差信号I ,Q 分别代替色差信号V U。色差信号I ,Q 与色差信号V U之间的关系为:

Q = Ucos33°+ Vsin33° (4)

I = U( - sin33°) + Vcos33° (5)

U = Qcos33°- Isin33° (6)

V = Qsin33°+ Icos33° (7)

这时将色度信号C 变为,

ec ( t) = Q( t) sin (ωsc t + 33°) +I ( t) cos (ωsc t + 33°) (8)

副载频f sc 的选择

为了满足兼容的需要,亮度信号与色度信号必须频谱间置,在选择副载频时需要考虑以下因素。

f sc 应选择为半行频的奇数倍。

②为使副载波对亮度信号造成的点结构干扰尽量细密, f sc 应尽量放在亮度频带的高端频端。

③色差信号对副载波平衡调幅时产生上下两个边带,原则上不应超出频带宽的上限。

④在发射机里由彩色电视信号调制射频载波时,应使色度副载波与伴音载波之差值为半行频的奇数。

NTSC - M 为例,规定每帧525 ;场频fV =60Hz ;行频fH = 525 ×fV/2 = 15. 734kHz ;图像信号标称带宽为4. 2MHz ;彩色副载波频率f sc =fH/2 ×(2 ×228 - 1) =fH/2 ×455 = 3. 57954506MHz

 亮度信号处理

全带宽的亮度信号Y受到延时、陷波和放大处理。Y延时的目的是为了与色度信号受低通滤波器的延时相匹配,使同一像素的亮度、色度信号时间上一致,以免造成亮度轮廓和彩色轮廓不能重合,引起彩色位置偏离和清晰度下降。

信号混合处理

色度信号C 通过谐波滤除电路滤去不需要的色度副载波谐波及其旁频分量后,得到抑制副载波的正交平衡调幅的色度信号,去与亮度信号Y 混合。最后在亮度信号与色度信号叠加时混入复合同步脉冲,组成彩色全电视信号。

 

NTSC 制编码器的Verilog 实现

根据编码器的结构原理,Verilog 实现主要包括信号控制模块,色度处理模块,亮度处理模块及信号混合模块,文中只详细介绍色度处理模块。

 

低通滤波器部分

为了避免亮色串色及色差的失真,有必要在正交调制前先对色差信号进行处理,这里利用一个九抽头低通滤波器来检测边缘和生成初步勾边信号以降低其带宽,其公式如下:

Uedge = b4 Ux - 4 + b3 Ux - 3 + b2 Ux - 2 +

b1 Ux - 1 + b0 Ux + b1 Ux+1 +

b2 Ux+2 + b3 Ux+3 + b4 Ux+4

其中,Uedge 为生成的勾边信号,Ux 代表当前要处理的象素点的色差信号,Ux - 1 代表前一象素点的色差信号,Ux+1 代表后一象素点的色差信号,其它的依此类推, b4 , b3 , b2 , b1 , b0 为抽头系数, 可以通过MATLAB 软件仿真获得。其内部硬件结构如图2 所示。

 正交平衡调制部分

重点是正余弦值的输出,其它部分(:幅度压缩) 的实现相对来说比较简单,只需要根据相应的公式进行必要的算术运算即可。

本系统通过查找表的方法完成这一处理。该查找表的设计使用了Altera 的库函数lpm- rom ,由于其占用的使EBA资源从而减少了系统对逻辑资源的占用。该查找表以π/1024 (对应为2) 为步长将0~π/2均分512 ,并依次存储了对应的512 个正弦值,而这些正弦值均扩大了210 = 1024 ,因此其地址范围为01FFH ,输出位长位10bit 。其存储的正余弦值以16 进制的形式编辑在一后缀名为“. mif”的文件中,在时序仿真时通过Initialize Memory 的操作即可将此文件写入rom 内。而利用象限的对称性和正余弦的互余性,以此查找表就完成了02π范围的正余弦信号输出。下面将说明其地址的产生。

地址发生器先把total-phase[11 :0 ]模π/2 ,把其高两位total-phase[11 :0 ]作为其象限标志信号flagnco[1 :0 ] ;又由于查找表的步长为2 ,同时把total-phase[9 :0 ]除以2 ,即去掉其最低位total-phase [ 0 ] ,将剩下的total-phase [9 :1 ]作为一个暂时的地址等待下一步处理。此处理如表1 所示。

  表中,flag-nco[1 :0 ]的不同值“00,01,10,11”依次代表相位所属的象限分别是:一象限、二象限、三象限、四象限;addr-sin[8 :0 ]addr-cos[8 :0 ]分别是相应的正余弦查找表地址。根据这两个地址,通过正余弦查找表分别输出对应的正余弦信号值,再根据象限标志信号flag-nco[1 :0 ]调整其正负性,最终输出调制所需的正余弦信号值sin[11 :0 ]cos[11 :0 ]

 

结束语

本文讨论了一种在FPGA 中可实现的NTSC 制编码器。设计时采用Verilog HDL 硬件描述语言进行设计输入, 并应用了各种EDA 工具协同进行设计。

相关推荐

嵌入式系统设计方法的演化 从单片机到单片系统

EDA  HDL  2010-12-09

基于VerilogHDL的CMOS图像敏感器驱动电路设计

CMOS图像敏感器  CCD  Verilog   2010-07-16

TI TVP5158四路NTSC-PAL视频译码方案

TVP5158  NTSC-PAL  视频译码  2009-12-02

基于Verilog HDL的DDS设计与仿真

Verilog HDL  DDS  仿真  2009-07-16

基于Verilog HDL数字电位器ADN2850的串口控制

首届中国开源IP核标准化设计竞赛启动 最高奖项现金1万元

IP核标准化  设计竞赛  IBM  VHDL  Verilog  2009-06-09
在线研讨会
焦点