BITS芯片在同步网络中的应用(图)
传统电信网络是个同步网络，电信局间和各局内部都要保持同步状态。因此必须有一个同步分配系统来保证经过线路传输的信号仍然可以保持原始的同步关系。在一个pdh网络中，从t1或e1线路上恢复出时钟信号，同步供给单元(ssu)或楼宇综合定时供给(bits)是网络同步中常用的一种方式，它主要是由主时钟为同步网络中的下一级设备提供时钟。bits主要用于北美地区，在其他地方主要使用ssu。本文利用dallas semiconductor公司的ds26502为bits/ssu应用或者使用t1/e1传送定时信息的系统提供一个完整的前端解决方案。
网络同步的基本概念
目前绝大多数电信网络都是同步网络，无论是2g的gsm、3g的cdma还是目前热门的wimax网络，它们的运营和发展都必须首先解决同步问题。同步是指信号之间的频率或相位保持某种特定关系，即在相对应的有效时刻内以同一速率出现。对一个电信网络的所有时钟进行同步，是为了确保发送和接收节点以同样的速率对数据进行采样，防止数据传输丢失。一个公用电话交换网络(pstn)能够正常工作需要同时实现比特同步、帧同步和网同步。
网络的同步以时钟分层结构为基础，如图1所示。顶层是主参考时钟(prc)或主参考源(prs)，时钟精度最高，可以达到10-11。prc/prs可以通过一个铯原子钟产生，或者通过gps、glonass接收。接下来一层为同步供给单元(ssu)或楼宇综合定时供给(bits)。ssu/bits具有保持性能，当它失去与prc/prs的同步后，可以产生一个短时间内精度高于其固有自由振荡精度的时钟。ssu/bits通常采用由铷时钟驱动的数字锁相环(dpll)来实现，可以是只具有时钟功能而不进行数据传输的独立产品。第三层是sdh设备时钟(sec)或sonet最小时钟(smc)。sec/smc也具有保持性能，但其保持和自由振荡精度性能低于对ssu/bits的要求。sec/smc通常采用由恒温晶体振荡器(ocxo)或温度控制晶体振荡器(tcxo)驱动的dpll来实现，可以是网络产品的一部分或某块单板。分层结构中的第二层及以下各层，只要其到prc/prs的路径不中断，就可以拥有与prc/prs相同的时钟精度。
图1 网络同步时钟分层结构
目前有两个主要的标准组织负责制定网络时钟要求，telcordia发布的gr-xxx-core主要面向北美地区，而itu则通过itu-t g.xxx系列文档面向全球其他地区。中国已建成的数字同步是建立在pdh环境下，即利用pdh电路传递定时信号。随着传输网由pdh向sdh的发展，传输所又制定了《sdh网传送同步网定时的方法》。中国采用2048kb/s和2048khz两种信号，做为同步网标准的接口信号。2048khz信号符合g.703建议，而2048kb/s则同时符合g.703和g.704建议。
ds26502的基本功能
在早期利用pdh传送同步时钟时，由于没有专用的时钟恢复器件，通常的做法是利用集成成帧器(framer)的单片t1/e1收发器，例如ds2155的线路恢复时钟rclk，来做为同步的接收。采用这种方案可以完成同步时钟的传送，但是它同样存在一些缺点，因为单片收发器不是专用时钟恢复芯片，所以首先会有很多管脚闲置，导致资源浪费，设计复杂，在一些无关的处理上造成不必要的功率消耗。此外，在时钟配置方面由于没有特别的处理，因此无法实现ansi/itu-t关于同步时钟信号的某些特殊要求。
ds26502是dallas semiconductor公司推出的ssu/bits专用时钟恢复器件，系统结构如图2所示。它的接收端可以从t1、e1、64khz复合时钟(64kcc)和6312khz同步定时接口恢复出时钟，在t1和e1模式下，还能恢复同步状态消息(ssm)。发送部分可以直接连接到t1、e1或64kcc复合时钟同步接口，在t1和e1模式下也能够提供ssm。在ds26502支持的输入和输出同步时钟频率内，它能够实现频率的任意转换。另外，ds26502还具有单独的输出，用来提供6312khz时钟信号。
图2 ds26502的系统机构
在物理特性方面，ds26502可以通过软件设置，同时支持长距和短距，无须更改硬件就可以匹配75/100/110/120等不同线路接口；在进行冗余设计时，为了方便进行保护切换，通过器件引脚可以实现发送端输出的快速关断；芯片内部的抖动衰减器既可以放在发送侧也可以放在接收侧，并且具有旁路模式；当线路出现los、ais和lof等状态时，有硬件管脚输出指示，通过连接led灯可以方便查找发现问题；控制方式多样，可以通过并行、串行或者硬件控制器端口进行读写，采用8位并行控制端口时可以选取intel或motorola两种总线模式，串行方式时采用通用的spi接口。在协议方面，ds26502符合ansi关于t1和itu-t关于e1的所有指标，符合g.703 2048khz同步接口和64khz中心化(选项a)和同向定时接口，符合g.703附录ii中64khz和6312khz日本同步接口。
ds26502的应用
ds26502有两种主要的工作模式：软件模式和硬件模式，它们主要的区别是器件的控制方式不同。软件模式时，微控制器使用串行或并行总线与图2中ds26502内部的控制寄存器连接，由这个外部控制器对ds26502进行初始化、数据读写等操作；在硬件模式中，原来的串行或并行通信接口引脚被重新赋予功能，通过这些引脚新的逻辑定义，就能在没有外围处理器的情况下直接控制ds26502的内部工作。这是硬件模式的优点之一。实际设计中，是否采用硬件模式要取决于具体应用的特殊要求。设计当中需要重点考虑目标应用是否会用到一些只能在软件模式下使用的功能，这也是采用硬件模式的一个局限性，有些功能在此模式下无法使用，或者有些功能无法像软件模式那样进行设置，比如软件复位、中断屏蔽以及状态寄存器的读写等都无法进行。
为了充分利用ds26502的特性，在设计中采用软件方式进行设计，如图3所示。选取高速八位单片机ds80c320作为主控制器，整板采用max809来做复位控制。
图3 ds26502的应用框图
ds26502的线路侧设计与标准t1/e1电路设计完全相同，图4为接口电路。它的liu接口可以在t1/e1/64kcc/6312khz网络间通过软件切换，无须改动外部设计。这里的64kcc是指符合 g.703的64khz同步接口，此时64khz时钟信号通过编码内含8khz和400hz两个频率。liu的发送和接收完全独立，这意味着发送端可以与t1(e1)电路相连，而接收端采用e1(t1)模式。需要注意的是，在g.703规范中关于如何进行6312khz的脉冲成形并没有明确规定，所以6312khz和其他模式略有不同。接收时，6312khz与其他模式相同，通过rtip和rring进行接收，但发送时它只是tclko管脚输出的一个0～3.3v的信号，并不通过ttip和tring送到线路上输出，需要由外部滤波器来实现6312khz的正弦波形。
图4 ds26502的接口电路
当线路接口需要连接到一个监测端口时，由于e1/t1线路端接电阻和监测端口的隔离电阻分压的关系，此时线路中存在阻性衰减，所以需要e1/t1接收线路能够提供不同的接收增益。ds26502针对这种应用，可以提供接收侧的监控应用模式，通过设置mm0和mm1两个寄存器，ds26502可以提供最高32db的接收增益，补偿分压后信号幅值降低的问题。需要注意的是，这种纯阻性的损耗和增益与e1/t1传输线路上的电缆损耗特性不同。
ds26502的输出端就是需要从线路中提取的2m同步时钟。这个时钟一路送入fpga进行处理，这样可以提高灵活性，方便改变单板的管脚配置，另一路送入时钟驱动器供本板其他器件使用。ds26502除了可以从线路中提取时钟外，也可以接收itu g.703第10部分中规定的2.048mhz的同步方波时钟。
同步状态信息ssm(synchronization status message)用于在同步定时链路中传递定时信号的质量等级，使得sdh网和同步网中的节点时钟通过对ssm的解读获取上游时钟的信息，对本节点的时钟进行相应操作(例如跟踪、倒换或转入保持)，并将该节点同步信息传递给下游。它采用4bit编码，共16种信号，反映不同的质量等级。由于2mb/s信号传输距离长，又有同步状态信息(ssm)功能，因此在同步网络中优先采用2mb/s信号。ds26502可以在t1和e1模式下方便的提取插入ssm信息，同时它支持2mb/s信号。在e1电路中，sa位用来发送和接收同步状态信息，最基本的sa/si位读取方式可以基于crc4多帧方式，也可以基于双帧方式，通过ds26502的软件接口，可以读写到接收和发送的sa/si位。在t1模式下，ds26502通过boc控制器直接读写同步状态信息。
软件流程
图3单板的系统初始化和配置如下：ds26502在上电后会马上自动复位，清除所有可写的寄存器空间，等待复位完成后，可以通过查询寄存器检测器件的id号。上电复位后lirst(lic2.6)寄存器需要从0置为1，来对线路接口电路进行复位，这将初始化时钟恢复电路的状态机，对抖动衰减器重新进行中心定位，这一过程大概需要40ms。除了上电复位外，单板可以在任何时候通过拉低tstrst管脚硬件复位，或者通过模式寄存器中的sftrst位软件复位，复位过程中所有操作将会中断。复位完成后，系统开始配置时钟，容许时钟系统适当调节后，开始对寄存器空间初始化，包括寄存器保留位的写入。因为复位后系统默认关闭所有中断，所以需要对中断控制寄存器中特定的位写1来打开相应的中断，因此按照具体应用初始化中断寄存器，打开不同的中断位，此时系统就可以正常工作，等待处理中断和锁定的各种状态信息。当出现中断时，系统首先读取中断信息寄存器来判断是哪个状态寄存器产生了中断，然后通过检查这个状态寄存器来最终确定真正的中断源。
结论
本文针对目前同步网络的现状，采用bits接口芯片ds26502设计了一个前端接口电路，实现了ansi/itu-t等标准组织关于网络时钟的各种要求。