>
首页 » 业界动态 » 集成闪存器件编程,降低生产成本

集成闪存器件编程,降低生产成本

作者:  时间:2007-06-21 08:37  来源:

在上个世纪80年代末,存储器发展为闪存器件。intel和东芝公司率先开发了闪存工艺技术,生产了这类新产品。在闪存器件之前,设计人员采用电可编程只读存储器(eprom)或者电可擦除编程只读存储器(eeprom),对数字信息进行非易失存储,但是这两类器件都存在较大的问题。

eprom具有较高的密度,可靠性也较好,但是只能曝露在强紫外线(uv)中才能进行擦除。为达到这一目的,早期的eprom在其顶部封装了透明的玻璃窗。玻璃窗明显增加了成本,所以,后来的器件顶部不透明,编程之后便不能再擦除。存储器一旦完成编程之后,工程师便不能灵活的修改或者升级其设计,因此,这种器件被称为一次编程(otp)eprom。生产商也不得不面临编程失败带来的结果。

eeprom的出现解决了擦除的问题,它可以电擦除。eeprom不用将芯片曝露在强uv光下,而是在器件的某个引脚加上高电压(12v至20v)来进行编程和擦除。对于低压器件,编程和擦除期间的功耗尖峰有可能损害系统。与eprom相似,由于器件每次只能写入或者擦除一个字节,eeprom写入和擦除的时间也较长。每个器件单元需要单独的读、写和擦除电路,增加了管芯面积,因此,eeprom的成本也较高。

1988年引入的闪存eeprom实现了工程师需要的高密度、低成本、易于编程和擦除的存储器。闪存器件能够成块的进行电擦除,而不是逐字节擦除,并且不采用高电压,显著缩短了擦除时间。这种基于块的擦除方法使器件可以共享模块中的擦除电路,从而减小了管芯尺寸,降低了成本。80年代后期以来,闪存器件的密度成指数增长,供应商支持的存储容量高达8g字节。

闪存器件编程面临的挑战

低成本标准闪存器件广泛应用在存储配置、程序或者存储器数据等多种领域。在系统使用这些闪存器件之前,必须对其进行编程。如果采用传统的方法,这种编程会占用大量的生产时间。随着闪存器件存储密度的不断增加,编程时间随之延长,进一步增大了这种困难。对于最后一刻设计修改和现场产品程序更新等,这些方法缺乏灵活性,需要对其进行改进以增加功能,或者解决小问题。编程方法必须具备一定的灵活性来适应这种现场更新。


图1 通过jtag边界扫描链对闪存进行编程

对闪存器件进行编程的传统方法

对当今的闪存器件进行编程有三种方法。第一种方法是在器件插入印刷电路板(pcb)之前,先对其进行预编程。这种方法需要额外的设备对闪存器件编程,增加了生产成本。这种方法的另一个缺点是一旦预编程并安装器件之后,该器件便不能再用于其他目的。它缺乏一定的灵活性,不支持最后一刻修改和小问题改进,而器件安装到pcb上之后,可能需要进行这种修改。

第二种方法是在闪存器件安装到pcb上之后对其进行编程,这种方法也称为在系统编程(isp)。其实现方法之一是首先在pcb的已有微处理器中安装一小段程序,然后由微处理器对器件进行编程。微处理器可以在系统或者使用在线仿真硬件来访问这段小程序,使得生产过程增加了额外的设备和更多的步骤。这种方法中,由于微处理器首先从不同的数据源读取数据,将其存储在ram中,然后才能对器件进行编程,因此,闪存器件的数据传送效率很低。

第三种方法是采用支持jtag边界扫描链的isp来控制与闪存器件连接的引脚。由于受到成本和空间限制,许多闪存器件不支持jtag接口,因此,这种方法比较常用。如图1所示,在这种方法中,闪存连接至pcb上的jtag兼容器件,该器件是编程主机。专用集成电路(asic)或者可编程逻辑器件(pld)等器件可用作编程主机。这种方法效率较低,为了向闪存器件写入几个比特,需要将数百比特的数据通过jtag边界扫描链进行传送。这种方法的另一种限制是在使用pld作为主机时,需要主机pld进入编程模式,导致pld内核以及和pld相连的其他器件暂时停止工作。


图2 采用pfl方案对闪存进行编程

集成并行闪存装入方案缩短了编程时间

一种专用并行闪存装入(pfl)方案通过jtag接口为闪存器件编程提供简单方便、低成本、高效率的方法。大多数pcb都提供jtag测试访问端口(tap),它只需要少量的空间(四个引脚)来访问pcb上的所有jtag兼容器件。该方案采用复杂可编程逻辑器件(cpld)实现jtag接口和闪存器件并行地址/数据接口的连接。它不是将数据通过cpld的所有引脚进行传送,而是在jtag扫描链上迅速查找数据,生成格式与接收目标闪存器件相符的数据。pfl与jtag边界扫描链方法不同之处在于它通过cpld的逻辑阵列将数据导入,如图2所示。


表1 jtag边界扫描编程方法和pfl方法对比

该方法显著缩短了闪存器件的编程时间。以单个矢量写入48引脚公共闪存接口(cfi)闪存器件为例,表1列出了采用pfl方案可能节省的时间。该例比较了pfl方案和传统的编程方法,传统方法通过jtag边界扫描链,采用大约200个引脚的jtag兼容pld或者asic来实现。

pfl方案不但缩短了编程时间,还可以采用存储在闪存中的fpga配置数据来配置同一pcb上的专用fpga。pfl逻辑决定何时开始配置过程,从闪存器件读取数据,并进行相应的fpga配置。pfl还支持fpga配置的专用页面模式,例如图3所示的altera页面模式。每个页面存储altera fpga单链的配置数据,一个闪存器件中可以存储8个不同的页面。硬件开发人员使用该方法可以避免采用特定的fpga配置器件,降低了元件成本,减小了电路板尺寸,简化了电路板设计。

这一概念也可以应用在专用标准产品(assp)和asic上。与fpga的情况相似,pfl可用于向assp和asic闪存器件发送配置或者初始化数据。在使用altera max ii器件时,cpld中的剩余逻辑可用于实现这些器件的配置信号。

pfl方案易于使用,应用成本低

通过使用altera quartus ii开发软件中直观的gui,可以将pfl直接集成在cpld中。gui支持用户设置时钟频率、闪存类型、选择比特的字节地址以及所需的补充文件等。quartus ii软件为在altera器件中实现这些功能自动生成所需的逻辑。


图3 通过pfl方法配置altera fpga



pfl和专用cpld充分利用实时isp的优势,支持最后一刻的设计修改和小问题改进,不会影响产品及时面市。通过jtag接口,可以在生产过程的任何阶段装入新的或者更新后的编程文件。pfl具有足够的灵活性,不必关断整个系统便能够轻松进行现场更新。可编程逻辑的另一个优势是支持设计重新使用。即使数据需求增长、闪存器件不断发展,pfl方案稍做修改甚至不用重新设计便可以继续使用。因此,对于不同的平台,pfl可以方便的导入到新设计或者相似的设计中。

专用cpld使用pcb上已有的jtag扫描链连接,因此,pfl方法不需要特殊的编程设备支持,降低了生产成本,缩短了生产时间。由于pfl仅使用cpld逻辑中的一小部分,剩余逻辑可用于i/o扩展、系统配置或者上电排序等其他应用。pfl功能可以在最小的cpld中实现,例如altera最小的max ii器件,因此,具有非常低的元件成本。

结语

闪存器件为寻求高密度、低成本存储器的工程师提供了最佳解决方案,可方便实现编程和擦除。低成本标准闪存器件在存储配置、程序或者存储器数据等多种领域得到了广泛应用。在当今闪存器件编程所采用的三种主要方法中,通常选择支持jtag边界扫描链的isp方法。

但是,这种方法也有局限性,为了向闪存器件写入几个比特的数据,需要通过整个jtag边界扫描链传送大量的数据。专用pfl方案使用jtag接口,为工程师提供了简单方便、低成本、高效率的闪存器件编程方法。专用pfl方案具有多种优势,包括较短的闪存器件编程时间、流畅的fpga配置过程、方便易用和较低的使用成本等。■

相关推荐

没有退路的FPGA与晶圆代工业者

FPGA  晶圆代工  2014-01-03

采用FPGA的可编程电阻的设计结构分析

FPGA  电阻  2013-09-24

从FPGA的制程竞赛看英特尔与Fabless的后续变化

FPGA  Fabless  2013-07-16

物联网融合自动化推动高效生产模式变革

物联网  FPGA  SoC  2013-07-09

14纳米FPGA展现突破性优势

14纳米  FPGA  2013-06-20

高清视频监控FPGA应用迎来小高峰

视频监控  FPGA  2013-06-20
在线研讨会
焦点