>
无论何时,当传输线的延迟达到2TD=TR时,必须考虑传输线的影响,即信号的变化时间TR小于等于信号到达收端、再反射、返回到发端的时间2TD。
3 电容加载
在高速逻辑设计中,直流负载几乎不会出现问题,而交流负载则显得更加重要。高频段迹线的特性阻抗和传输时延取决于迹线的电容和电感。公式(6)显示了迹线的特性阻抗,公式(7)显示了迹线的传输时延。而在具体计算PCB的特性阻抗和传输时延时还需要考虑电容加载问题,电容加载会使阻抗减小,使传输时延加大。公式(8)显示了迹线的加载特性阻抗,变量Cd为附加电容,公式(9)显示了迹线的加载传输时延。在计算电路的电容时,必须意识到插槽和过孔的附加电容。通常,一个插槽的附加电容为2pF,而过孔为0.3~0.8pF。连接器的阻抗和长度也必须考虑。
为了确保器件规定的性能,器件所有负载的电容,包括信号线的分布电容,不应超过器件规定的电容负载。作为一条经验原则,为了达到最好的速度/负载性能,任何一个器件的最大负载不应超过4~6个器件。但是,市场上也有一些高反转速率的器件,具有较高的输出驱动能力。
设计高速印刷电路板还应该正确选择介电材料,介电材料的两个主要参数是介电常数和损耗正切。介电常数反映介质容纳电荷的能力,而损耗正切则意味着介质将耗散多少能量。常用的G-10和FR-4材料,相对介电常数为4~5,非常好的材料可以达到2~3。事实上,这意味着G-10介电材料必须使用较厚的基片以减少电容。G-10材料足以支持到100MHz的信号,对于更高的频率,应考虑选用Teflon一类的材料,当然,这类材料比较昂贵。
可以说,设计出具有与SCSI接口电缆阻抗相当。并与其差分对单端阻抗比相同的印刷电路板是可行的。它能够在充分利用Ultra SCSI2的多模式技术的同时,使信号只有很小的畸变。
此外,对于类似Ultra2 SCSI这样的高速逻辑电路的系统设计,信号的反转速率已达到2~5V/ns,上升时间低于2ns(多数在1ns以下)。信号线长度稍长一些就会出现传输线现象,例如振铃。通常,为了避免发生这种现象,必须采取下列相应步骤:
·线路板中分别使用地层和电源层;
·控制导线之间的距离以减少串扰;
·多使用去耦电容;
·注意交流负载;
·终止信号线以减少反射。
同时,还要遵守以下通用规则:
·迹线沿负载均匀分布,减小因不连续而产生的反射;
·关键信号走线避免直角转弯和T型分支;
·考虑插槽和过孔的附加电容;
·尽可能缩短连线;
·使用介电常数尽可能低的基片;
·使用多层PCB,有可能的话,使用阻抗受控的PCB;
·平衡走线长度,避免歪斜;
·缩短通过连接器的长度;
·器件要有去耦电容;
·在PCB板中,把高速器件和其它部分隔离,这样能简化板子的布局和减小高速的区域。