电源趋势是向更多创新与技术集成方向发展
优化 SoC、DSP与MCU的功耗能够带来显著优势。与此同时，还可进一步加强不同 IC 设计团队之间的协作。本文汇集了德州仪器在 DSP、MCU 以及模拟业务部有关电源设计骨干力量的智慧，将讨论当前日益突显的电源问题解决方案。
电源：从设计角度上讲，减少耗电，追求更高性能是关键，但供电不够，则一事无成。
我们生活在一个电力有限的世界中。电池供电的系统是供电问题讨论最多的环节，但实际上电源问题无所不在，从额定千瓦级的工业马达，到移动电话，乃至每周唤醒一次发送遥感信息、由传感器启动的设备，不一而足。到 2020 年，仅美国的能耗预计就将增长约 32%。人们对电力的巨大需求对自然资源、电网、我们的钱包以及企业发展均提出了巨大挑战。
努力实现更加节能的未来，这将使低功耗技术的重要性进一步突显。工程师十多年来一直在努力解决电源问题，在电源管理芯片、系统以及软件方面取得了一些重大进展。
从制造角度上讲，工艺工程师不断降低供电电压，缩减晶体管尺寸。数字信号处理器 (DSP)、应用处理器与微控制器 (MCU) 的设计人员不断提高技术创造性，推出了越来越多的节能模式，采用时钟门控与低功耗单元库等技术补充低功耗工艺。此外，系统设计人员与软件工程师也开发了多种选择技术。
随着产品特性的发展与消费者预期的提高，用更少的能源实现更高性能的需求始终保持不变。半导体技术通过结合高效与智能，在节能领域中正发挥着重要作用。在芯片与系统设计中确保节能特性，使我们日常使用的产品更加高效，这将帮助消费者更好地承担节能环保义务。
那么，我们怎么才能使节能技术更上层楼呢？业界规划远景目标的一个重要途径，就是认真考察当前技术发展趋势并明确其发展反向。不同技术的集成至少可以解决部分节能问题。与生活中许多情况一样，其整体的效果大于个体之和。
工艺技术的细微差别
工艺流程节点从 90 纳米向 65 纳米再向 45 纳米的过渡，使芯片功耗不断降低，这主要是由于高密度芯片的工作电压较低，功率与电压的平方成正比。然而，这也会带来不良影响，高级工艺的隔离层越来越薄会导致某个静态电路的漏电加大。
为了在 DSP、应用处理器或片上系统 (SoC) 不增加功能值的情况下控制工作电流的功率损失，IC 设计人员发明了时钟门控等技术，可在芯片某些部分不使用的情况下将其关闭。在系统不使用芯片时，还可将整个芯片关闭，从而实现更显著的节电效果。这种方法尽管效率很高，但有时需要采用极低功耗的 MCU 进行调节。此外，在系统需要打开较大芯片时，这就要求实现极为紧密的 MCU 与 SoC 链接 (linkage)，确保即时操作与 SoC 的迅速唤醒。
尽管这些技术仍在发挥重要作用，但是，如果在此基础上做细微的变化，还能进一步提高节能性。例如，德州仪器 (TI) 的 Smart Reflex技术可充分利用工艺范围 (process corner) 各种变化优势，监控器件在硅接点 (silicon junctions) 处的工作情况、操作模式以及温度。有关数据使系统设计人员可通过动态调节电压与频率，实现最大限度地降低功耗。此外，Smart Reflex 技术还可调整多核芯片的用电，降低芯片级功耗。
芯片间协作
DSP 与 SoC 的电源高级技术取得了许多进展的同时，不过它们本身从定义上说仍是门数量较高的器件，在不同占空比情况下，有时如果将某些功能转移至片外，比如用低功耗 MCU 作为系统监控器，可能更省电。不过，这样做必须满足两个条件：一是芯片间的通信必须做到快速、可靠与高效，二是 MCU 必须工作在极低的功耗下，并要支持快速唤醒与关断时间。
图 1 显示了小型 MCU 对主处理器的电源排序与电源管理技术。MCU 上的软件例程按适当顺序启动主处理器稳压器，并通过内部 ADC 检验电源轨达到适当电压的时间。不需要主处理器时，可采用稳压器的关断特性来关闭主处理器，从而可将主处理器的耗电从 70 微安降至几微安。
图1：MCU 管理主处理器的电源排序，并实施电源管理。
系统需要的一些始终工作的简单功能如果不是由门数较多的 SoC 或 DSP 执行，而是由配合 DSP 工作的 MCU 完成，通常可实现更低的功耗。其它这样的系统或监控功能还包括：
DSP 通常采用多个电源轨，必须上电排序才能实现正常工作。从系统级讲，电源监控、复位监控以及电源排序等都是非常基本的监控功能，这些功能往往通过固定功能器件执行。系统设计人员在低功耗设计中选用 DSP 时应考虑四大特性：
尽管固定功能器件可用于管理处理器电源，但固定功能器件的功能比较单一，不能支持其它功能，特别是在不需要主处理器时，不能够将其关闭。利用小型低功耗 MCU 取代固定功能器件，在实现对主处理器进行电源管理的同时，还可执行排序、监控以及系统级监控等功能。
再返回到第二个要求，MCU 本身就是低功耗器件，这也是系统设计人员在选择 MCU 作为监控处理器时必须考虑的问题。工艺技术与工作电压当然至关重要，不过，MCU 架构的重要性也不容忽视。在许多方面，MCU 的电源优化原则与 SoC 或 DSP 都是通用的。
例如，MCU 应提供以下功能：
DMA 功能非常重要，因为大部分能量都是在 MCU 仅收集 ADC 样片或移动数据时浪费的。DMA 使 ADC 可将数据样片直接存储至存储器，这样 MCU 在执行所需大量样片之前就可一直处于待机状态。随后，MCU 可唤醒并处理样片，然后再尽快返回待机状态。
TI 最新 MSP430F5xx MCU 系列等低功耗 MCU 具备一种全新的创新技术，可根据处理负载动态调节内核电压与时钟速度。如前所述，MCU 功率与电压的平方成正比，而最大 MCU 时钟速度则与内核电压成正比。在处理负载高低不同时，用户可在运行中调整时钟速度与内核电压，从而优化 MCU 电源。
SoC、DSP 及其电源之间的互动对功耗与系统性能都是一个至关重要的系统级问题。供电太大，就会浪费能源；而供电不足，则会影响性能。
明确电源供电的大小，使其刚好满足较大 IC 需求，就得详细了解 DSP 在最大电压上的最大负载。不过，通常我们只能在 DSP 设计工作的最后阶段才能掌握到这种信息。 此外，上电与断电排序还需要精确的协作。由于 SoC 与 DSP 通常采用多个电源轨，必须根据特定排序供电，因此电源必须能够在较大芯片所允许的时间范围内对状态变化做出响应。多次尝试不同的上电排序将就会浪费电源，并影响性能。
此外，上电与断电排序还需要精确的协作。由于 SoC 与 DSP 通常采用多个电源轨，必须根据特定排序供电，因此电源必须能够在较大芯片所允许的时间范围内对状态变化做出响应。多次尝试不同的上电排序将就会浪费电源，并影响性能。
电源管理 IC和相关组件可通过工艺技术改善实现更低的功耗，降低功耗的工作模式使电源管理 IC 本身的损耗更低。例如，工艺技术的提高可实现更低功耗的开关电阻，更少的门电容以及更低的漏电流，从而分别降低了 I2R 损耗、开关损耗以及偏压／静态电流。再如，上述各种技术发展可用于降低 TI 最新低功耗 DSP 与应用处理器的功耗，这种新产品的功耗仅是前代器件的三分之一。此外，大多数新型电源 IC 都具备省电模式，在输出电压开始下降时仅打开脉宽调制器 (PWM) 开关，不用连续开关，从而可降低开关损耗，如下列给出的 TPS62290 效率曲线所示，这是一款采用 2 毫米 x 2 毫米 QFN封装的1 A 降压转换器。 
图2：高效省电模式与强制 PWM 模式的输出电流比较。
多种技术良好协作
随着新一代电源效率技术的发展，技术更趋成熟，更多要依靠不同 IC 之间的协作。这一趋势提出了两大问题，一是所支持的芯片真的能够最高效地与 DSP 或 SoC 进行通信吗？二是芯片间通信会不会影响系统性能？
我们从目前技术发展的态势可以看出，下一代节电技术需要将不同领域的技术进行高度整合。除了超前的芯片技术之外，统一系统级电源管理途径正变得日益重要，因而，DSP、SoC、MCU 以及模拟电源管理的设计人员之间的公开交流协作也是至关重要的。
此外，半导体公司必须想办法使系统设计人员充分利用芯片内置的成熟技术，否则就不能使系统充分发挥各种节能潜力。
TI 针对特定设计环境下特定芯片的电源性能折中平衡问题推出了专门应用手册，有关信息采用数据手册形式显示。与此同时，当半导体公司为系统设计人员推出有助于设计人员明确电压与频率安全调节的上下限的工具时，Smart Reflex 等技术也变得极为有用了。更不用提在应用执行中自动动态调节电源管理选项所需的软件设计与支持。
为系统设计人员提供可帮助他们调节不同 IC 内置的电源管理按钮的工具，实现优化系统，这是实现下一代电源效率的重要步骤。
从系统设计角度来说，这还要求各组件可在更高级的技术水平上紧密协作，而这种协作可在 SoC 或 DSP 的设计阶段就开始。模拟、MCU 以及电源的设计人员可为 SoC 或 DSP 设计团队提供重要的帮助。