语音合成芯片的ASIC设计

　　该模块是将存储在ROM中的数据进行解码，将解码的音频信号直接由喇叭进行输出，其方法就是：用连续变化的调制信号各瞬时值对脉冲载波的持续时间进行调制。实际上就是把数字信号转化成模拟信号，从而使声音还原[2]。已调脉冲信号的宽度随调制信号的瞬时值大小而变化，当脉冲幅度不变时，调制的信号变化完全由脉冲的宽度来表示，在信号的传输中，要使信号的幅度失真干扰得到解决，可以用限幅的方法加以消除。由于语音信号的采样频率是8KHz，为了使得输出信号的占空比为256级的变化，则用8位的计数器来实现0到256的计数，让输出信号为“1”的时间维持相应数据大小的长度。而数据的读入是在系统调制时钟（2MHz）的下降沿来临时开始动作，且当8位计数器为“0”时开始读入数据。因为此时正是前一个PWM调制完成，而下一个调制周期还没开始的时隙，只有在这个时隙开始读入数据才能不影响PWM调制[3]。最后是将读入的数据和当前8位计数器的计数值进行比较，假如计数值小于当前读入的数据值，则端口1（PWM1）输出高电平“1”，否则输出低电平“0”，这样让输出信号的占空比根据输入LOGPCM数据的大小而发生变化，从而实现语音输出功能。电路原理图如图4所示。

图4 脉冲宽度调制（PWM）模块电路

　　3.5 存储语音的ROM

　　ROM（只读存储器）由地址译码器、存储矩阵和输出缓冲3部分组成；地址译码器将ROM输入的16位地址码A0、A1……A15译码后输出个输出信号W0、W1……W65535,称为字线。每一条字线输出分别对应一个存储单元的地址，如W0对应0单元地址，W1对应1单元地址。利用此地址从存储矩阵中选出指定的单元，并将其中的数据送至输出端。存储矩阵由许多基本存储单元排列而成，包含大量存储单元，存储单元在ASIC设计中由MOS管构成，它是作为输入的 条字线和作为输出的8条位线（D0～D7）组成的阵列。每条字线和位线的交叉点都是一个存储单元，存放一位二进制值0或1。每一个或一组存储单元对应一个地址[4]。

　　4 功能仿真及分析

　　从实际应用和成本的角度来考虑，拟订0.5um的硅栅工艺进行流片，按照nMOS管宽长比为14:1，pMOS管宽长比也是14:1的比例设置（有些地方需要作适当的调整），将以上的各个模块进行连接，在QuartusII中进行功能仿真，仿真出来的波形如图5所示：其中clk_div是256分频电路的输出信号，最终的输出结果是2路音频信号PWM1、PWM2，flag0是语音播放完后的标志信号，flag1是当有语音信号播放时为高电平，播放中断将送出“0”信号，D[7..0]则是ROM中所存的语音资料， IO1为“1”时则立即播放最后一段语音信号，当IO2为“1”时，则依次播放第一至第三段语音；sig[1..0]是语音段，为“1”时则说明正在播放第一至第三段中的某一段，当为“2”时，则是播放最后一段语音，为了实现IO2是依次播放第一至第三段语音，采用倍乘的方法，当有第一次IO2为“1”时，倍乘mul[1..0]输出“0”，以此类推，当有第四次IO2为“1”时，mul[1..0]将重新清零。

图5 功能仿真波形图

　　5 结束语

　　本文作者创新点: 在本文中所研究的语音合成芯片利用了多种优化方式，将设计的语音合成芯片内部电路更加简化，而且性能更加稳定。同时用脉冲宽度调制（PWM）方法对语音信号的调制与解调的可行性进行论证，并且用FPGA硬件验证的方式来证明利用PWM技术实现全数字的语音合成输出是可行的，从而使该语音合成芯片以全数字的形式来实现。