飞思卡尔资深技术专家深度讲解智能手机技术要点

移动电话技术的变迁改变了手机的使用模式。愈来愈多的使用者开始运用手机上网，并发挥各种可携式应用的效益，这就是所谓的整合型或智慧型行动装置。此类以语音为主轴的装置，将众多随身的行动装置整合，而此类整合型行动装置终将取代呼叫器与PDA，成为此项趋势下的最终行动装置。随着MEC架构等平台的陆续问世，手机将成为生活中不可或缺的工具。

　行动电话技术在过去十年历经大幅变革，技术的变迁亦同时改变我们使用手机的模式。尽管大多数手机使用者仍然将手机单纯用来进行语音通讯，但有愈来愈多的使用者开始运用手机的上网、无线区域网路（WLAN）、全球卫星定位系统（GPS）以及蓝芽连线等功能，并发挥各种可携式应用的效益，例如多媒体简讯、语音启动功能、游戏、无线影像传输、行动影片及MP3播放等。这就是所谓的整合型或智慧型行动装置。

　在2003年，上述强化功能的整合型行动装置预估将在全球手机总出货量抢下3％的市占率，并将以每年三位数的年成长率快速扩张。这是由于包括以语音为主的多功能行动装置及搭载应用处理器的手机市场大量成长的结果。这类手机搭配各种作业系统，能支援种类繁多的资料处理功能，包括下载与执行软体。此类以语音为主轴装置的设计理念行动装置使用者终将化繁为简，将众多随身的行动装置整合成为单一装置，而整合型行动装置终将取代呼叫器与PDA，成为此项趋势下的最终行动装置。

了解面临的障碍

　整合型行动装置的长期成功有赖于服务供应商透过各种吸引消费者的服务拓展新市场，这意谓着业界必须满足可支配所得不高却又渴望使用功能完整产品的消费大众的需求。而如今的问题在于智慧型手机的成本远高于标准型手机，使得电信业者必须提高手机津贴才能扩展市场。此一情况使得利润原本就难以维持的市场更加雪上加霜。

　面临上述环境，OEM厂商应如何克服挑战，以更大众化的价位生产智慧型手机或整合型行动装置？尤其是在无线装置的OEM厂商以及其它研发与制造业者不断寻求能够缩短产品上市时程、降低研发成本及降低产品的复杂度新方案。而这些方案的研发周期通常介于12至24个月之间，且须在软体、硬体、射频及生产测试等方面排除数千小时的研发人力时间。

　要了解如何解决这些问题，必须先解析技术演进的过程。在行动电话方面，从类比技术转移至数位技术，迫使业界推出内含一颗微处理器及一颗DSP的双核心架构。由于目前的双核心基频架构并不是针对整合型装置功能需求所设计，因此智慧型手机架构在双核心基频IC外再加入一组独立型应用处理器，以藉此提供更多的处理资源，同时亦加入分离式模组以支援WiFi与Bluetooth等更多的无线网路技术。这种模式能消弭通讯协定与多媒体处理作业间的效能冲突，并能解决双核心分工所衍生的安全问题。在这些核心之间分配晶片内部的记忆体资源，不仅会提高配线的复杂度，亦会对支援更多应用与网路通讯协定的弹性形成限制。

　目前智慧型手机架构的一项重大缺点就是由于采用独立型应用处理器、微细胞基频元件及通讯模组，而每项元件都必须配置专属的记忆体，造成元件数量的居高不下。某些产品运用SiP等IC封装技术减少元件数量及印刷电路板的面积，虽能降低元件数量，但却会增加更多的成本，且无法降低系统的复杂度。

　相对地，藉由提高所有核心（应用处理器与基频IC）的时脉速度，能够部分有助于提升智慧型手机的功能。泛用型处理器不论是否强化DSP或SIMD技术，都必须在高频率下运作来处理音效与影片等资料密集的处理作业。同样地，DSP的运作时脉亦须提高，方能支援GPRS等封包资料的处理需求。DSP平台能执行各种讯号处理作业，并可作为主处理器的从属处理器，能在通讯软体协定堆叠的上层（L2/L3）中运作。DSP负责的Layer 1讯号处理作业包括等化、解调变、频道编码/解码、语音编码、回声与杂讯消除及音量等化。

　运用多组独立处理资源的模式还有另一项缺点，就是需要一套精密的跨处理器通讯网路来执行资料交换及控制作业。虽然各处理资源间的软体分割相对下较为稳定，但随着系统每增加一个模组，此种模式的复杂度亦随之增加，如（图二）所示。跨处理器通讯成为软体与硬体研发业者心中最畏惧的设计挑战，因为必须克服交换即时音效资料、处理高速封包资料及封闭回路的系统控制等问题，才能开发出具有各种必备功能的产品。

　跨处理器通讯所处理的并不限于微细胞基频及应用处理器之间的资料传输。在微细胞基频与蓝芽模组间支援一套全双工数位音效传输管道，同时支援应用处理器与微细胞基频间的封包资料通讯，需要建置一套精密的跨网路机制。

　此种跨处理器通讯网路的复杂度，不仅会降低使用者应用系统所能运用的效能，同时也会提高耗电量。应用处理器与每个无线数据机之间的介面需要一套多层式软体通讯协定堆叠来支援使用者的资料传输、网路ID设定、承载频道设定及数据机模组控制等作业，支援数位内容更会增加复杂度。其中一项能满足这些介面需求的硬体建置方案就是建构一套精密的序列介面，透过单一的硬体序列介面来支援各种流量的负荷。但是不论采用何种模式，序列通讯协定的复杂度都是难以避免的。而序列介面两端所需要的净效能，不仅会消耗电池电力，更会降低应用处理器所能运用的处理效能。

　运用多组数据机来支援多套无线网路的策略亦有许多其它缺点。首先，要监视现在的无线网路，必须在各个应用处理器之间建立互动管道，藉此涵盖所要监视的连线节点。这种定期作业加上跨处理器通讯所涉及的复杂度，会耗用更多的处理资源，进而消耗电池的电力。其次，从硬体设计的角度来看，为每种无线通讯模式配置专属的基频处理功能，必须为每个连结节点提供所需的处理器、记忆体、时脉及支援逻辑等资源，其结果就会增加硅元件与印刷电路板空间的总成本。

　尽管半导体制程已经有大幅度的改进，但任何数位装置的时脉提高仍会增加产品的耗电率。虽然大多数手机使用者了解在执行密集运算的游戏或观看影片时电池续航力会缩短，却仍希望手机电池的续航力能超过笔记型电脑。资料密集的影音处理作业可交由专属的硬体加速器负责，使主处理器能降低运作时脉及电压。一般而言，专属的硬体加速器是节省电池电力的利器，但却缺乏弹性且会增加产品被淘汰的风险。

克服障碍

　为了克服上述的种种障碍，必须大幅改革智慧型手机的传统设计，并融入关键的架构改变，其中最重要的改变就是将所有通讯协定的处理作业整合至单核心DSP数据机，并由一颗专属微处理器支援所有的应用。以飞思卡尔半导体为例，该公司设计一种名为Mobile Extreme Convergence（MXC）架构的整合型平台。MXC IC可处理复杂的Mobile Extreme Convergence架构，如（图三）所示。该架构虽与现有的微细胞基频架构一样拥有两组嵌入式核心，但底层的架构及MXC架构的分割模式，在处理分割、系统资源管理、安全防护及降低复杂度等方面代表一种革命性的改良。

　MXC的DSP能够驱动所有全球手机与区域性连结通讯协定，最多可取代六组处理核心（包括基频、蓝芽、GSP等），大幅降低系统复杂度同时降低耗电率。运用最新世代的单核心StarCore DSP能执行2.5G、2.75G及3G（W-CDMA、UMTS）标准的所有讯号通讯协定层（L1、L2及L3）。核心能存取外部共用记忆体，确保系统研发业者能扩充数据机软体，使单一设计能支援多种无线存取协定。研发业者亦可运用记忆体扩充功能使DSP执行音效编解码或语音辨识处理等各种功能。

　StarCore DSP时脉频率达到208MHz，并搭载四组MAC及二组位址产生单元（address generation unit），每个时脉周期能执行六组指令。此种搭配能提供更高效能，超越无线电频道的处理需求底限。举例而言，多出的效能可用来强化频道等化（channel equalization）及错误校正等功能。DSP效能的另一项运用方式可作为强化型参数音效等化器，支援喇叭、转换器及耳机等装置。保存效能及共用记忆体系统亦使单核心的DSP能支援各种替代的无线连结选项，如蓝芽与WLAN网路，且不须在架构中加入更多的处理功能。支援E911及运用GPS支援更多地域性的应用，会增加智慧型手机架构处理上的复杂性。透过StarCore DSP提供的额外效能，能够降低此等额外处理资源所增加的成本与空间。

　传统双架构系统的Layer 2与Layer 3通讯协定层需要少量的处理效能（约15 MIPS），StarCore DSP处理各种数据机作业所需的平均MIPS并不会有大幅度的变化。然而，这种架构的即时系统效能（尖峰MIPS需求）必须在不牺牲通讯协定堆叠执行效率的情况下处理各项作业，此时就必须仰赖一套即时作业系统、执行单核心数据机及先占式多工功能。这种架构可加以延伸，处理DSP中各种无线通讯协定的MAC软体作业。

　MXC的专属应用处理器是ARM1136核心，晶片内建128Kbyte的Level 2快取及周边元件，支援400MHz的运作时脉。该核心同时也是第一款搭载L2快取的ARM核心。从(图四)可以看出从外部SDRAM执行程式时L2快取所发挥的效能优势。虽然ARM1136核心及DSP共用相同的记忆体频宽，但L2快取使ARM核心的效能获得145％的提升。可设定的2D平面绘图Bit-Blit位元区块处理引擎、支援3D绘图的浮点运算协同处理器及高弹性的硬体影像处理器，在运算监视视窗影像时能分担应用处理器的运算负荷，这些元件都能进一步提升ARM1136核心的效能。

　MXC的ARM1136核心类似于其它同级处理器，能够支援USB 2.0、MMC／SD、SDIO、I2C、SSI、SPI、UARTx2、GPIO、keypad键盘、IrDA及外部中断等各种周边装置。此外，该核心亦支援智慧型与一般LCD面板（最高可支援VGA规格）及影像感测器。MXC内含一套弹性化的数位媒体配接器引擎，包括32组独立通道，支援各种传输流量模式，不须CPU处理就能持续将资料传送至晶片的周边元件。

行动平台安全机制

　业界转移至开放性架构及Linux、Windows CE、Palm OS、Symbian OS等作业系统的趋势，使得使用者能够在手机上安装软体与新功能。安装软体的流程愈容易，装置受到外来安全性攻击的机会也就越大。除非业者能有效解决安全方面的问题，否则行动商务市场就无法顺利发展。一般而言，拦截无线电讯号远比拦截有线网路要来得容易，因此所有针对无线装置开发的行动商务架构都必须在提供适合的安全解决方案前提下进行，以保护透过无线装置建立、储存以及传送的资料。

　虽然无线设备与软体厂商已发表许多产品以保护传输资料，但业者在下列两项领域中仍须作更多的努力：

　(1)针对使用者身份进行验证，而不仅只针对装置本身；

　(2)运用加密等技术保护在行动装置上建立或储存的资料。

　市场对于无线网路安全性远逊于有线网路的观念将形成无线网路市场形成一大障碍。

　MEC架构内含Freescale的安全框架，包含支援各种安全服务与应用的硬体与软体元素。在最底层部分，MXC的单核心数据机能区隔出通讯协定堆叠中的无线网路部分，并将处理工作从安全应用处理器转移至DSP，藉此提供系统安全与完整性。此种分割机制能够大量降低重要低阶通讯协定层遭受外界修改或被电脑病毒破坏的机率。硬体防火墙与DSP通讯软体串成一道边界防护网，保护共用系统记忆体。

　透过独立的晶片内部记忆体支援secret-key加密管理功能，搭配存取管制的验证机制，可建立完善的安全防护网。同时，晶片内储存一组独一无二的ID序号，亦可用来建构安全机制。此外，安全的晶片内部开机ROM能执行程式码映像检查程序，针对应用处理器环境建立point of trust。开机元件包括Public Key Infrastructure、hash function及一组支援数位签章计算的元件，负责检查刷新后的程式码，检查无误后再载入行动装置。

　SHA-1混和加速器（hash accelerator）为大型记忆体空间提供一个混合或讯息整合的工具，并针对身份验证等应用提供数位签章的处理机制。安全控制模组内含一套RAM模组与安全监视器：安全RAM模组内含一系列元素，包括针对处理器外部储存，为机密性资料（密码、信用卡帐号）提供168位元的secret-key及triple DES三重加密机制。此外，它能将加密后资料暂时储存在处理器内，供即时处理之用。这些加密元件支援完整的安全服务与应用，包括从藉由数位版权管理保护智慧财产的低价值交易，一直到协助全球化企业在进行高价值交易所需的保护机制。

整合所有元素

　MXC架构提供一套简化的软体研发环境，透过一套标准化且说明文件完备的应用编程介面（API）为开发基础。这些高阶API让业者不必直接呼叫底层的平台硬体，就能着手开发应用与内容。此外，软体分割模式能够协助程式开发人员分别开发应用环境及数据机环境。针对开放性作业系统环境开发的应用能够移植到各种行动装置上，以缩短研发周期时间及产品上市时程。

　任何行动平台都必须解决低耗电制程及相关的设计问题，才能达到真正的行动化目标。MEC架构的设计则致力降低运作与待机模式的耗电率。在电路层面，MXC架构的设计策略包括动态电压调整（DVS）、时脉闸道及低漏电制程。设计技术仰赖高门槛电压的电晶体，其漏电率低于速度更快的low-Vt电晶体。另一方面，高速电晶体仅应用在影响速度的关键线路，这些线路仅会影响少数的逻辑闸。Freescale运用back-biasing与well-biasing偏压技术，使低漏电率的电晶体表现的更像是low-Vt电晶体。

结语

　随着MEC架构等平台的陆续问世，手机技术将面临前所未有的大幅变革。在不久的将来，消费者将可实现集合众多新功能、更长的电池续航力及更高的安全性的行动装置。手机将不再只是手机，成为消费者生活中不可或缺的工具。（作者为Freescale飞思卡尔资深技术专员）（本文转载于零组件杂志；英文原文由「ARM」公司提供）