4.系统的实现与性能测试
(1)系统的实现 系统中采用了单片超高速AD芯片加全局存储器的体系结构,并采用单片机构成系统与IBM-PC计算机的接口,使数据采集的结果可以在计算机中显示并加以处理(图1).其中,为降低对存储器速度的要求,采用了分路数据输出的方式,使存储器的速度降低为AD变换速度的一半.存储器的周边器件采用ECL芯片.信号之间的连线采用微带或带状传输线,并端接了合适的端接电阻.
图1 超高速数据采集系统的体系结构
(2)系统性能测试 数据采集系统的性能测试主要包括静态测试和动态测试,其中动态测试更能够全面地反应系统的性能.在动态测试中最为关心的指标是动态有效位(ENOB).本系统在250MS/s采样速率、125MHz输入信号时测试了系统的动态有效位,可以证明,系统的动态有效位在7-bit 以上.
六、高速数字脉冲压缩系统的实现
1.脉冲压缩的基本原理[8]
脉冲压缩算法的基础在于匹配滤波的理论.假设发射信号为S(t),其频谱为S(ω);并设匹配滤波器的冲击响应为h(t),传递函数为H(ω),则脉冲压缩后的信号输出为:
Y(ω)=H(ω).S(ω) (1)
y(t)=h(t)ts86-4.gif (84 bytes)s(t) (2)
这里,只要匹配滤波器的冲击响应/传递函数与发射信号满足匹配滤波关系,就可以获得脉冲压缩的输出结果.
2.脉冲压缩的主要实现方法
(1)时域法实现脉冲压缩 时域法实现脉冲压缩的基础是式(2):由于匹配滤波在时域等效于相关接收,因此,时域法实质上就是数字相关的方法.图2显示了相关数字脉压的基本结构.其中,采集的原始信号与预先存储的参考码送入相关器,相关器的输出就是脉压后的数字结果;可以采用DA变换将其变为模拟信号显示.
图2 时域法实现数字脉压
(2)频域法实现数字脉压 频域法实现数字脉压的基础是式(1),其基本结构示于图3.这里,采集的原始信号首先通过FFT变换到频域,与预先存储的参考码相乘后,再通过逆FFT变换回时域,就构成脉压后的数字结果;同样可以采用DA变换将其变为模拟信号显示.由于FFT算法相当于快速卷积,因此频域法的运算速度一般要快于时域法,尤其在压缩比较大的情况下.
图3 频域法实现数字脉压
3.一种高速实时多功能数字脉冲压缩系统的实现
采用频域法实现了一个高速实时多功能数字脉冲压缩系统;系统的体系结构就采用图3的方式.这里,系统实时性的关键问题是FFT芯片的速度;我们选择了可在98us时间内完成1024点FFT的高速专用FFT芯片.系统中存储参考码的 EPROM可以存放不同的匹配滤波器参数,只要变换EPROM的地址,就可以实现对不同信号形式的脉冲压缩.因此,这是一种高速、实时、多功能的数字脉冲压缩系统.
七、超高速雷达信号发生器/回波模拟器的实现
1.直接数字合成法实现超高速信号发生器
DDS的基本原理如图4所示[20],其核心内容是超高速D/A变换器和一个正弦查找表.这里,正弦查找表存储了一个完整的正弦波在不同相位上的幅度值;因此,只要改变正弦查找表的寻址方式,就可以获得不同类型的数字信号;再经过DA变换器和低通滤波器,就是所需要的模拟信号.
图4 DDS技术的原理框图
2.超高速雷达回波模拟器的实现
(1)雷达回波模拟的基本原理[10] 雷达回波模拟器的实质是“分立DDS”的方法,即把DDS 的数据存储器(即DDS中的正弦查找表)和DA变换器分离开,并采用随机存储器RAM代替DDS中的ROM.这样,在分立的随机存储器内可以存储各种复杂的雷达回波数据,而且可以实时修改,这样就可以实现各种目标回波和干扰背景的模拟.
(2)雷达回波模拟的主要模块 雷达回波模拟器主要包括数据生成、数据调度、DA转换三个模块;如果要求模拟产生中频或射频回波,则还要包括载频调制模块(图5).这里,数据生成模块产生雷达目标、噪声、杂波、干扰等互相叠加的复杂回波数据;数据调度模块主要用于生成实时回波数据;D/A转换和低通滤波模块用于生成所需要的模拟视频回波信号.
图5 雷达回波模拟器的原理框图
(3)超高速雷达回波模拟器的实现 采用图6介绍的方法实现了一个超高速雷达回波模拟器.模拟器的时钟频率为250MHz,因此模拟器的输出频率最高可达125MHz(图6).
图6 超高速雷达回波模拟器的实现框图
3.采用超高速雷达回波模拟器产生多种雷达发射信号
以上介绍的超高速雷达回波模拟器不仅可以用作回波模拟,而且可以用作信号生成.这里,如果在图6的多路全局存储器中存放正弦查找表,则图6实际上就是一个DDS系统.
采用回波模拟器产生信号与DDS芯片的主要差别是:一、DDS在同一时间只能产生一种信号,而回波模拟器可以在同一时间产生多种不同信号的叠加;二、 DDS可以产生具有任意相位分辨率的连续信号,而回波模拟器由于循环寻址比较困难,因此只能产生一些特定频点的信号,其产生信号的频点数受到全局存储器容量的限制.