28纳米FPGA: 降低功耗 提高带宽

　　低功耗和高带宽是下一代高端设计的两个主要需求。对全球范围多个应用领域的调研表明，以相同甚至更低功耗及成本来实现更大的带宽已成为大势所趋。现在应对带宽不断增长的技术是演进中的40G和100G系统(以及即将出现的400G系统)。设计下一代FPGA来满足目前对宽带和低功耗需求的难度越来越大。

　　选择合适的工艺技术

　　采用更小的工艺结构总是能够提高集成度，降低功耗，性能会优于前一代产品，28nm工艺也不例外。28nm工艺具有明显的性能优势，但是，要充分发挥这些优势，需要为28nm工艺创造合适的环境。Altera选择TSMC28nm高性能(28HP)HKMG工艺，借助与TSMC长达17年的合作关系，优化StratixVFPGA低功耗工艺。28HP工艺同时支持StratixVFPGA，提供28Gbps高功速收发器，适用于超宽带应用。

　　特别需要指出，Altera与TSMC密切协作，定制开发低漏电流晶体管，在各种StratixV功能模块中使用这些晶体管，在相对性能要求不高的地方降低功耗。此外，Altera定制了28HP工艺来实现可编程功耗技术，这是降低静态功耗的关键创新。而且，Altera利用28HP工艺提供的低电压，大幅度降低功耗，而且对性能没有影响。

　　FPGA体系结构创新

　　以下将以Altera最近的四代Stratix系列FPGA为例，说明FPGA的体系结构创新。

　　StratixVFPGA基于StratixIVFPGA的高性能体系结构，通过关键体系结构创新，前所未有地提高了系统集成度，实现了非常灵活的系统，帮助设计人员获得更大的带宽，更低的功耗。这些创新包括引入嵌入式HardCopy模块、28G收发器以及部分重新配置功能。

　　嵌入式HardCopy模块用来实现硬核或者需要消耗大量逻辑的模块，例如接口协议、特定的功能应用和专业定制IP等。StratixVFPGA集成的这些特性使得这款FPGA可以应用于众多大带宽的应用，例如，PCIExpress(PCIeR)Gen1/Gen2/Gen3和40G、100G等。

　　嵌入式HardCopy模块使用户能够提高FPGA容量，在单芯片中集成更多的功能，不会增加功耗和成本。如果芯片中没有包含嵌入式HardCopy模块，那么随着FPGA设计密度的加倍，设计人员必须使用较大的FPGA，不但增加了成本，而且静态功耗也增加了一倍。

　　利用StratixVFPGA中丰富的硬核IP模块，设计人员显著降低了设计的功耗和成本，同时满足了目标应用的宽带要求。与软核逻辑实现相比，使用硬核IP实现的设计功耗低65%，性能提高2倍，可以确保达到时序收敛。此外，硬核IP模块使设计人员能够使用密度较小的FPGA，这也达到了降低成本和功耗的目的。

　　Altera在28nm引入的另一关键创新是高功效28Gbps高速串行收发器。这些28Gbps收发器设计用于芯片至芯片或者芯片至模块的数据传输，用于满足固网市场光模块接口向28Gbps的发展趋势。

　　部分重新配置功能是指能够重新配置部分FPGA，而器件其他部分仍然正常运行。设计人员使用这一特性的一个主要优势在于降低了器件密度，从而减小了功耗，降低了成本。这一技术的重要应用包括可重配置通信系统以及高性能计算平台。

　　控制FPGA功耗最显著的一项技术创新是使用可编程功耗技术。可编程功耗技术能够降低静态功耗，而且对设计性能不会有影响。通过改变晶体管的电气特性，StratixVFPGA可编程功耗技术以高速逻辑和低功耗逻辑的最佳组合实现了性能与功耗的完美平衡。

　　Altera在降低功耗方面引入的另一创新是通用I/O模块。StratixVFPGA提供丰富的I/O特性，在支持设计人员控制功耗的同时保持产品性能。

　　在改进工艺和创新体系结构的同时，Altera在QuartusII软件的功耗优化算法方面进行了大量的投入。功耗驱动的编译流程致力于降低设计的总功耗，它包括功耗驱动综合和功耗驱动布局布线功能两部分。设计工程师将时序约束简单地设置为设计输入过程的一部分，对设计进行综合，可满足性能要求。QuartusII自动平衡每个模块功能和性能需求，并通过功耗导向的布局布线及时钟技术来降低总功耗。QuartusII软件含有功耗优化向导功能，它根据当前的工程设置，提供某些功耗优化建议。功耗顾问为设计人员介绍功耗分析最佳策略，向设计人员提出功耗优化建议，这样，设计人员可以充分利用硬件和软件功能来降低设计功耗。

　　Altera全面的解决方案帮助StratixV用户获得了很多优势，这是一款性能更好、功耗更低的FPGA，通过大量的硬核IP增强集成度，极大地提高了灵活性，StratixVFPGA是宽带和低功耗高端应用的理想器件。