基于C8051F121视频叠加系统的设计

　　0 引言

　　目前，各种数字视频监控系统在高速公路、电力、银行等领域得到了广泛应用。实时图像跟踪系统的应用也日益广泛与深入，对它的终端视频监视系统能实时、直观地反映目标跟踪情况提出更高的要求，因此它的显示作用也变得尤为重要。数字视频监控系统常常采用在屏显示OSD(On Screen Display)技术来实现人机界面的交互。实际上，在屏显示技术就是在视频图像上叠加文字，从而使显示屏幕能够为用户提供更多的附加信息。

　　随着数字技术和单片机技术的高速发展，大规模可编程逻辑器件的普及，可设计用一片高性能单片机，利用现场可编程器件FPGA对采集的视频数字图像做预处理，完成时序控制逻辑，实现视频、图形、字符叠加，经融合后的视频信号实时送给监视系统进行显示。

　　1 系统硬件结构设计

　　实现系统功能的基本思路是：以单片机C8051F121作为主控制芯片，结合现场可编程门阵列FPGA、高速数字信号处理器DSP和其他辅助电路，构成视频图像与跟踪处理系统。

　　1．1 硬件系统结构图

　　硬件系统组成原理框图如图1所示，其主要功能模块有视频信号预处理模块、高速模数变换模块、FPGA数字处理模块、数字图像存储器模块、DSP数据分析处理模块、数据通信接口模块、同步和叠加显示模块。

　　它的工作过程是：由摄像机输出的视频信号经嵌位、放大、滤波等预处理电路，再通过高速模／数转换器转换为8位数字信号输出。同时同步机对输入的视频信号进行行、场同步分离，驱动地址发生器产生数字图像数据的存储地址，数字图像数据在跟踪窗口的范围内依照地址产生器的地址按照顺序存入图像采集存储器。

　　系统的时序控制采用美国Xilinx公司的FPGA实现。闪存FLASH用作存放开机自举的程序机器码以及有关参数数据。SDRAM是容量为512K× 32 b×4 bank的同步动态存储器，该存储器可用作存储以DMA方式从双端口存储器RAM传输过来的数字图像数据。数字信号处理器DSP执行芯片内的程序存储区的程序，对数字图像数据进行处理，与主机进行数据通信等工作。由高速数字信号处理器DSP和数字图像存储器组成的图像数据分析处理单元对目标信号做各种图像数据分析处理，串口部分的作用是实现与主机的数据中转传输。处理窗口电路的作用是根据处理窗口数据形成显示窗口和采集窗口。显示窗口送至视频复合电路供显示和指示跟踪效果用；采集窗口为场采集窗口和行采集窗口，可用作选通或形成图像数据的存储地址。视频混合电路的作用是将显示窗口、十字线、字符和图像信号叠加起来，供监视器显示。

　　1．2 主要部分功能

　　1．2．1视频预处理

　　视频预处理电路采用Maxim公司的一分四的视频分配功率放大器MAX4138进行视频信号的放大，以得到更清晰的信号来进行视频处理和显示。

　　1．2．2 视频选择开关

　　本系统中的多路选择器件选用Maxim公司的4通道高速视频多路复用器MAX441，它能根据不同的工作场合来选择是红外视频还是电视视频输入。

　　1．2．3 同步分离模块

　　本系统采用一款由National Semiconductor公司生产的专用视频同步分离器LM1881，该器件能接收PAL制、NTSC制和SECAM制的全电视信号。输出复合同步信号、垂直同步信号、奇偶场信号和色同步脉冲信号。

　　本设计视频输入是PAL制的全电视信号，LM1881从标准的负同步PAL视频信号中分离出有效的行／场同步信号等，并将其送入FPGA以产生系统的各级逻辑控制时序。

　　1．2．4 FPGA逻辑控制模块

　　由于系统中各个芯片的功能相对独立，要协调这些芯片的运作，就需要一片起控制逻辑作用的可编程芯片，为此，选用了Xilinx公司的SPARTAN-Ⅱ系列的XC2S50TQ144芯片，它不仅能满足系统的控制要求，而且也可以为将来系统的功能扩展提供控制逻辑。

　　1．2．5 单片机

　　C8051F121是CYGNAL公司的一款高性能的单片机，该芯片具有高速、片内大容量存储、丰富灵活的外设接口等特点。因此在本设计中采用它作为主控制芯片。

　　在本设计中，将C8051F121的系统时钟配置成80 MHz，因此峰值速度达到80 MIPS，视频图形的场频为50 Hz，这样对图形存储器的每场刷新时间是满足的。

　　C8051F121字符存储采用“图形方式”，用EPROM来存储字符或图形的点阵数据，其点阵形式由设计者自己决定，具有更大的灵活性。其基本工作原理如下：CPU从ROM字库中取出要显示字符的点阵数据，根据所设定的在屏幕上的显示位置，送到显示RAM的对应位置中去；然后由FPGA产生地址信号对显示RAM进行扫描，将字符点阵信号并行读出；最后经过并串变换电路转化为串行码输出；再与视频图像信号叠加后送监视器屏幕显示。