图2中,由频率字、延时器、加法器和两个LUT组成正交信号发生器,产生两个正交的载波信号。随机信号发生模块产生随机信号,经过反相器形成数字基带信号,经过串并转换模块变为并行信号,再经过多路选择器模块输出+1和-1,然后和正交信号发生器产生的正交载波信号相乘,最后在加法器中进行相加实现QPSK调制。
3系统仿真与硬件测试
3.1 系统仿真
完成整个设计后,设置仿真时间,开始仿真。设置Simulik的仿真停止时间为2 000,仿真步进设为自动。仿真结果如图3,图中前两栏为正交波信号,最后一栏为QPSK已调信号。
3.2 硬件测试
在Simulink中完成仿真验证后,需要把设计转到硬件上去实现。这是整个DSP Builder设计流程中最为关键的一步,可获得对特定FIGA芯片的VHDL代码。双击QPSK模型中的SignalCompiler,点击分析按钮,检查模型无错误后,打开SignalCompiler窗口,在图中设置好相应项后,依次点击1、2、3 3个按钮,逐项执行VHDL文件转换、综合、适配,即可将.mdl文件转换为.vhd文件。同时,在工作目录生成的文件中有tb_qpsk.tcl和tb_qpsk.v文件。tb_qpsk.v文件是在QuartusII中要用到的工程文件,tb_qpsk.tcl文件是要在Modesim进行RTL级仿真用到的测试代码。仿真完成后,在QuartusII中指定器件管脚、进行编译、下载。最后进行硬件的下载,连接好FPGA开发板即可。本文采用的硬件是Cyclone系列芯片EP
4 结论
本文利用了现代DSP技术的功能,在Simulink的环境下实现了QPSK的建模,给出了具体模型,从而避免了VHDL程序的编制,缩短了周期,提高了效率。采用该法,极大地提高了电子系统设计的灵活性和通用性。仿真结果和硬件实现都验证了该方案的正确性。