2．2 硬件扩展
根据上述数据流的特点，需在嵌入式系统与外设(编、解码器)之间加入数据缓冲控制单元。对于发送端和接收端，数据缓冲控制单元的设计有所不同，下面以MPEG-2 为例说明。这里考虑系统的处理能力、网络的承受能力以及图像质量，MPEG-2 的输出为 4Mbps 的CBR(固定比特率)TS流。
2．2．1 发送端
编码器送出连续、恒定速率的码流。如果将此码流直接送到 CPU 外部总线，将会导致操作系统频繁地处理中断，甚至会产生中断不能及时处理从而导致数据丢失。因此，有必要在编码器与外部总线之间加上 FIFO，同时用 CPLD 实现 FIFO 的读写控制逻辑。编码器送出的数据流连续不断地以恒定速率写入FIFO；当FIFO中的数据积聚到一定值后，每写入若干个数据就向CPU发一个中断；CPU在收到中断后通过外部总线读入相当量的数据，并将其打包送入网络。正常情况下，每个中断读数据个数是一定的，在一段时间内FIFO写入和读出将维持平衡，且不会产生“饥饿”状态；当操作系统因处理别的任务而没有及时响应中断时，FIFO将暂时进入“饱和”状态，但只要FIFO容量足够大就不会产生数据溢出现象。由于CPU从FIFO读取单位数据的速度大大高于外设向FIFO写单位数据的速度，“饱和”状态一般能消除。由此，可以解决前述问题。
2．2．2 接收端
在接收端，由于解码器的输入要求是一个连续、恒定速率的码流，同样要求在CPU外部总线与编码器之间加上FIFO和CPLD。同时，接收端的数据包由于经过了网络，不可避免地会引入延时，且数据包之间的延时是不确定的，甚至会产生数据包的丢失。这些都需要在接收端予以考虑，增加了接收端数据缓冲控制单元的复杂度。
为了解决数据包到达延时及抖动问题(数据包的丢失将间接导致延时的增加)，可以简单地靠增大FIFO容量解决。但增大FIFO将意味着从编码器到解码器之间延时的增加，影响了实时性。因此，为了保证一定的实时性，同时考虑成本因素，不能单纯靠增大FIFO解决。
由于FIFO容量的限制，在出现大延时的情况下，FIFO将可能出现“空”状态。这意味着送给解码器的数据流会有中断，从而可能导致解码器的不正常工作并可能不能恢复(在数据流恢复正常后)。为此，需要在FIFO出现“空”状态之前，即处于“饥饿”状态时(可以设置一个阈值)，由CPLD停止向FIFO读数据而向解码器发填充包。填充包中含有同步头，可以维持解码器的同步。短时间的插空包会使视频图像出现马赛克，如果时间过长，可能会出现黑屏。在实际试验中，接收端视频的质量与网络的负载情况有关。当网络负载较重时，图像会出现马赛克，黑屏现象一般极少发生。
2．3 驱动程序
为了使μClinux下的应用程序能通过外部总线访问FIFO，需要编写相应的驱动程序。驱动程序主要包括三个基本部分，即CPU相关寄存器的初始化设置以及CPU对外部I／O口的读操作和写操作。其中，初始化设置主要包括中断号及其类型设置、外部I／O口数据位宽度和读写时序设置等。