smartcompile

首页 >smartcompile

采用如分区、自动命名和拓朴匹配等设计保存技术，有可能把解决问题的时间缩短几个月。在FPGA环境下，设计保存实施比较复杂，需要保存的事项包括：一项设计的HDL描述...

SmartCompile 赛灵思 2008-02-27

　　SYNPLICITY 公司和赛灵思司日前宣布进一步扩大超高容量联合工作组的工作范围，将涉足面积缩减及功耗降低问题，致力于为 65 纳米 FPGA 设计方案提...

设计流程 SmartCompile Virtex 2007-06-14

在线研讨会

焦点