伪随机码

首页 >伪随机码

摘要：实现了一种基于FPGA的误码仪内核设计，利用FPGA芯片内部的PLL提供高速全局时钟，使用硬件编程语言VHDL编程实现了传输速率在1～20Mb/s内分段可...

FPGA VHDL 伪随机码 2007-05-01

在线研讨会

焦点