>
首页
业界动态
市场趋势
新品速递
技术文章
解决方案
首页
>变量
VHDL设计中信号与变量问题的研究
在VHDL程序设计中,可以充分利用信号或变量的系统默认值,来灵活实现设计目标。本文从应用的角度举例说明了VHDL设计中信号与变量的区别,以及正确的使用方法,...
VHDL
信号
变量
初始值
2010-04-12
1
在线研讨会
焦点