>
首页
业界动态
市场趋势
新品速递
技术文章
解决方案
首页
>异步fifo
一种新型异步FIFO的设计
<P><STRONG>摘要:</STRONG>本文详细说明了一种新型异步FIFO的设计方法。该异步FIFO的宽度为8位,深度...
异步FIFO
水位
Verilog
嵌入式系统
单片机
2007-09-17
从1394VHDL代码移植看FPGA设计
摘 要:通过从基于FPGA设计的1394物理层芯片与链路层芯片合并为一个FPGA芯片且由双端口升为三端口的VHDL代码移植过程,介绍1394芯片基本原理和移植中...
异步FIFO
冗余设计
逻辑锁
2007-04-04
ASIC中的异步时序设计
摘要:绝大部分ASIC设计工程师在实际工作中都会遇到异步设计的问题。文章针对异步时序产生的问题,介绍了几种同步的策略。特别是结绳法和异步FIFO的异步比较法,都...
ASIC
异步时序
MTBF
双锁存器法
结绳法
异步FIFO
异步比较
2006-12-04
基于异步FIFO实现不同时钟域间数据传递的设计
摘 要:数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种...
异步FIFO;时钟域;Verilog
2005-05-06
1
在线研讨会
焦点