路径时延

首页 >路径时延

摘要:利用多片FPGA对SOC系统进行功能验证时,原始的系统分割策略常常导致欠优化的结果,有时甚至会付出重新设计的高昂代价。文章在静态时序分析的基础上,提出了一...

FPGA验证 SOC 分割静态时序分析路径时延 2007-02-07

在线研讨会

焦点