Cadence最新Incisive平台可缩短设计验证时间50%

Cadence公司针对复杂IC设计，特别是纳米尺寸设计推出了单内核Incisive验证平台，它是嵌入式软件、控制、数据通道和模拟/混合信号/RF设计的统一平台。Incisive平台内建支持Verilog、VHDL、SystemC、SystemC验证库、规范语言PSL/Sugar、算法开发和模拟/混合信号(AMS)，实现了独一无二的设计功能集成。
Incisive平台包含三部分：Incisive，一种基于仿真的数字验证解决方案；Incisive-XLD，具有“按需加速”能力，可以帮助设计工程师实现10套Incisive的运行时间能力，或者实现超过百万门的加速能力，比基于仿真的验证性能高出100倍；Incisive-XLD Base，把Incisive-XLD与Palladium accelerator/emulator结合在一起配置，支持“按需加速”能力。它可使设计和验证团队交互工作，集成化的解决方案也远远比那些依赖独立或非集成化的加速/模拟技术更为高效。
在下一代IC设计中，混合信号电路部分将占到25%以上。利用Incisive平台，通过使用行为级建模技术和数字/模拟模块的混合仿真，客户可以很自信地把混合信号设计拿去投片。
统一的设计环境从精确结构的传输级功能虚拟原型(FVP)开始。传输级FVP可以比相当的RTL运行快100倍甚至更多，从而使结构级性能分析、早期嵌入式软件验证都变得非常理想。FVP还为模块级验证提供了快速全芯片的环境。在一个域内，统一的环境支持自顶向下和自底向上的设计方案。当完成模块级验证后，FVP就可以成为具有“按需加速”能力集成验证模块和运行全芯片实现级验证的手段。
Cadence开发的这种通用统一设计方法学可以使测试平台的开发时间、验证运行时间和调试时间大大缩短，从而使整个设计验证时间缩短50％以上。对于半导体厂商来说，这可以在很大程度上缩短产品开发时间，迅速占领市场。对于设计合作伙伴来说，Incisive验证平台可以大大加速复杂IC中的系统集成。
ARM经理John Goodenough先生说：“开发基于ARM内核的So C设计时，对我们的合作伙伴来说，设计过程的早期就能够对整个系统进行分析验证是非常重要的。ARM正与包括Cadence在内的顶尖EDA厂商密切合作开发基于SystemC的传输级接口和设计方法。在开发工程师实现基于AMBA技术的系统时，这些兼容AMBA的传输接口将有效地满足系统级集成和系统验证的需要。”
为了支持统一验证平台方法，Cadence最新扩展的IP合作伙伴计划将包括验证IP的提供者。这项计划使用户可以有机会得到核心的验证IP，使他们进一步缩短验证的时间。它还支持业界范围最广的验证IP技术，而且是当前这类计划中唯一支持整个设计流程的IP合作伙伴计划，它涉及从系统级设计到实现的完整流程。Cadence验证加速部副总裁兼总经理Christopher J. Tice先生说：“项目的各个部分之间、项目之间和设计链之间的脱离都导致了低效率的验证方法。成功开发复杂设计和纳米尺寸的IC需要大大提高验证速度和效率， Cadence的Incisive平台能够满足所有这些需求。”他进一步解释道：“目前中国IC设计业的发展处于起步时期，势头很旺盛，设计公司在这个阶段选择优秀的设计平台，对提高今后的发展效率有很大好处。Incisive验证平台不局限于纳米IC设计，还可应用在其它工艺尺寸中，工程师可用其进行高速PCB版的设计。由于Incisive的技术领先性，它将成为业界标准。我们制定了较为大众化的价格，以利于国内企业接受。”■