FPSLIC简化SoC设计

电子设计应用2004年第9期

门阵列的好处在于它不仅可以减小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整个系统成本。但由于门阵列的设计工具价格太高， 流片费用(NRE)的负担太重，风险高，设计周期太长， 所以不能被一般公司所采用。
Xilinx开发出的第一批基于SRAM的FPGA， 由于其软件价格很低，没有流片费用，所以它比门阵列更容易普及而被工程师所采用。
如今芯片产业已经可以把数百万门的逻辑放入一个芯片里，使其达到可以把整个系统浓缩到单个芯片的程度，这不仅代表把逻辑和ASIC 放入单一芯片，它还可包含处理器、存储器和一些基本模块。
但是如同当年门阵列的情况一样，SoC的实现需要很大的代价。其设计软件价位高达十万美元，一些知识产权更是又贵又不好用，0.25mm的掩膜费用更高达25万美元，再加上当时市面上缺乏SoC的知识和概念，让SoC更难普及大众。SoC涉及的问题见图1。

图1 SoC涉及的问题

图2 FPSLIC—通过AVR进行部分配置

图3 I/O内部接线和内部中断

图4 FPSLIC‘Dynamic’SRAM内部结构

图5 FPSLIC设计软件

FPSLIC 的架构
FPSLIC (Field Programmable System Level Integration Circuits) 及其软件被引入解决SoC的种种问题。一个FPSLIC里有一万到四万门的FPGA、一个单片机、一个储存器、多种外围设备和现成的接口。 其低价格的软件包含：设计主控流程；综合验证；布线工具；硬件和软件的仿真。它将会带给所有工程师SoC的应用， 就如当时FPGA解决门阵列 的问题一样。
嵌入在FPSLIC里的单片机为Atmel的AVR。它是一个8位的单片机，可以执行的单时钟指令可达120多条， AVR代码效率和性能跟一般八位的单片机相比凸显优越。当把它嵌入在以SRAM为主的FPSLIC时，更可表现其三大特点 ：提高速度；降低功耗；程序存储量降低。
在FPSLIC 里AVR 有一些外围设备，它包含快速8×8的乘法器、两个 UART、一个看门狗、三个定时器/计数器、一个2线接口功能和四个外部中断，如需别的外围设备，可以在FPGA里形成。其实AVR可以在FPGA上实现部分或完全重新配置，如图2所示。这种FPGA功能叫做高速缓存逻辑，此概念同属一般高速缓存，它把一些现用的逻辑放在FPGA运行，把一些暂时不运行的逻辑放在存储器里，当需要时再把它重新配置在FPGA里。FPSLIC的此功能不仅可以帮助设计人员解决一些急需外围配置的问题，更可解决硬件上的重新配置，DSP过滤数据的重新配置，需再配置的交点开关，或任何有此需要的硬件设备。
FPGA 和 AVR 的内部接线由ASIC 的逻辑单元形成，以避免使用更有用处的FPGA逻辑。 SRAM的内部接线也是同样的道理，图3提供了AVR和FPGA的内部接线，从中可以了解到在FPGA里的一些功能和外围设备是怎样连接到AVR的存储器I/O口的。因为FPGA和AVR的接线是通过“硬件接线”在FPSLIC里形成的，所以FPGA逻辑编制不受任何影响。 这些功能有效的增加了FPGA的编辑效率，并可提高速率和简化设计流程。
嵌入在FPSLIC中的FPGA为Atmel的AT40K系列。该系列FPGA内有10ns的分布式SRAM，它可以异步操作，也可以同步操作。AT40K的设计是用VHDL/Verilog或画图的方式在计算机上形成的。其软件可和已在市面普及的Cadence、Everest、Exemplar、Mentor、OrCAD和Viewlogic的产品共同使用。
此外，由于AT40K还可以当作DSP的协处理器(Coprocessor)使用。客户可以把一些需要快速执行的功能在FPGA里实现，比如FIR、FFT、interpolators 和DCT，从而使得该FPGA能很好的应用在多媒体、电信和工业控制等领域。
除了AT40K的分布式SRAM之外，FPSLIC 里还有一块SRAM，可以储存AVR的程序和数据，如图4所示。
所有AVR-FPSLIC器件都有10Kx16的程序和4Kx8的数据库(AT94K05和AT94S05的程序大小为4Kx16)，除此之外设计者还能利用三个可分配的SRAM让程序扩充到16Kx16或用于扩充数据到16Kx8。此功能的好处在于设计者自己可通过分配程序和数据的大小来调整硬件和软件的部分分配，数据部分可以由FPGA和AVR同时进行读写。
FPSLIC不仅代表一个产品，更代表一个系列，第一代为AVR-FPSLIC，共有三款产品，其外围设备和AVR完全一样，只是FPGA的门数和AVR程序的大小略微有些不同。 FPGA的门数之所以仅到四万门是因为AVR和其外围设备已用ASIC来实现，FPGA只是用在一些多加的外围或有利的逻辑单元上。

FPSLIC 设计软件
虽然SoC的概念大受设计者的关注，但软件和流片费用的价位让它们只能观看而已。Atmel公司考虑到这些问题，然后提出一个软件价格很低的全新SoC软件给所有设计师。
系统集成逻辑可带来很多好处给系统设计人员，但有一个前提条件就是工具。设计人员往往需要在工具和熟悉其环境方面花费很多时间，但目前很少有人愿意投资其时间。FPSLIC若要成功，它需要提供一些设计者已经熟悉的环境。
FPSLIC设计软件环境，是许多软件配合组成的，其主控窗口里有设计软件、流程和资料库。同样，在单片机方面也有设计流程以帮助设计和仿真，而且还能集成硬件和软件的同步仿真。
在FPSLIC设计软件里有AT40K FPGA的设计软件、Exemplar综合验证、Modelsim硬件仿真以及AVR Studio和Seamless co-verification 等软件。其中Exemplar、Modelsim和Seamless是Mentor Graphics所提供的。System Designer (FPSLIC 的设计软件名)是采用开放组合式的方式。图5提供了附加的软件细节。
FPSLIC设计软件里的FPGA部分是基于Atmel的AT40K系列开发软件完成的。 FPGA设计软件里有自动布线工具，可以输入其他FPGA设计文件、逻辑和RAM分别编辑、floor planning、时序驱动的设计、异步通路延迟约束、综合验证和仿真功能。

同步仿真
SoC的挑战在于如何进行同步硬件和软件的同步设计，当FPGA/逻辑和单片机同在一个芯片的时候，同步仿真非常必要。
常见的方法是先在FPGA或ASIC里着手硬件的设计，然后再把结果交给软件工程师来做处理器部分的工作。此传统的设计方法往往有一些限制，因为在这种情况下由于软件部分是靠已做好的硬件部分来设计的，所以硬件往往没办法再做调试，或者是硬件要做调试，软件开发就会被停止。这种结果会让设计时间明显增加，每做一次调试，可能要花一到三个月的时间，而且会增加修正版的次数，降低效率，提高整体成本。
为了缩短设计时间，同时完成硬件和软件的设计，设计人员本身不仅需要对硬件和软件的了解，更要有能力去判断对设计全面的影响。FPSLIC的System Designer包含了同步仿真的软件基架，可有效的连接FPGA硬件和单片机的指令仿真。而且同步仿真有效的解决了使用ICE的必要，这使得设计者可以即时更改在同步仿真里发现的所有问题。所有这些都在计算机里可以执行。

FPSLIC 配置
FPSLIC第一代系列产品采用0.35mm的SRAM/ASIC构成，全部的FPSLIC器件都是以SRAM为主，所以可以让FPSLIC无限制的重新配置——包括FPGA硬件和AVR单片机软件。这意味着设计(硬件和软件)在送到客户手上以后还可以不断的远程更新。同样， AVR单片机可以及时地、在系统或在线更改所有的、或部分FPGA，而且允许适当的加强DSP硬件、硬件加速和其他计算的应用。实际上FPGA可以为协处理器不断的更新计算功能。
为了支持此配置功能，存储其配置数据到外围存储器是必要的，其数据可以在上电时通过二线接口下载到FPSLIC里，也可在任何时候直接下载到FPSLIC里。配置数据可以从单片机执行下载或从Atmel的AT17系列产品执行，AT17系列产品的大小为65K~32M，主要为提供FPGA下载使用。 因为AT17系列是用EEPROM或Flash制成，所以也可以不断重新使用。这些功能使得FPSLIC在网络应用方面有一个明显的突破。

结语
FPSLIC是一个标准产品